搜索资源列表
ava
- 运用VC++和opengl编写的一个实现计数器的功能的程序-use opengl VC and prepared a counter achieve the function of the process
count
- EDA实验--利用宏功能模块实现的计数器: 利用-MegaWizard Plug-In Manager创建一个16位计数器，具备正逆计数以及预置，清0功能。本实验由RESET健清0，PSW1健控制预制数，按下置入1234，PSW2控制正逆计数，按下递减计数，弹起正向计数。利用VGA作为输出设备，显示计数值，编辑源程序，观察实验结果。
sel_key
- verilog写的自动识别的加减计数器，挺好的，也算有自适应能力-Automatic Identification verilog written addition and subtraction counter, very good, and it has adaptive ability to count
dixin
- 利用随机分布圆盘生成的地形显示，在山地区域上加上一个栅格，并为每个栅格单元建立一个计数器。-opengl
jsq
- 添加到cad环境后，输入命令jsq就能快速打开windows计数器。-Add to the cad environment the input command jsq can quickly open the windows counter.
the-realization-of-sin
- 利用VHDL语言，实现正弦波的产生，在此程序中，利用计数器原理实现-Using VHDL language, sine wave generation, in this procedure, the use of counter principle to achieve
dan-pian-ji-
- 本设计利用AT89C51单片机结合字符型LCD显示器设计一个简易的倒数计数器。用4个按键操作来设置当前想要倒计数的时间。做一小段时间倒计数，当倒计数为0时，则发出一段音乐声响，通知倒计数终了，该做应当做的事。应用 Proteus的ISIS软件和Keil uVision3来实现该计数器的设计与仿真。该方法仿真效果真实、准确，节省了硬件资源。-This design uses AT89C51 single character LCD display design combines a simple
VHDL
- odule vga_timing ( input wire clk_i, //输入时钟 40MHz input wire reset_i, //输入复位信号 output wire vga_pixel_flag, //输出像素有效 output reg vga_line_o, //输出水平信号 output reg vga_field_o, //输出垂直信号 output reg vga_frame_o //输出帧开始信号 ) //////////
CNT4
- 4位二进制加法计数器,每进入一个时钟脉冲，输出数就加1，从0000到1111循环输出计数-4-bit binary up counter,Each into a clock pulse output number is incremented from the 0000-1111 cycle of the output count
ClikCounter
- Matlab实现单击计数器 with Reset & counter-Click Counters
simple_vehicle_counting-master
- 基于opencv的车辆数量计数器,Visual C++,完整的程序代码-a simple_vehicle_counting-master based on Opencv
8sfdsd
- 用VHDL实现的八位可逆计数器，可作为交流学习使用。-VHDL implementation with eight reversible counter can be used as the exchange of learning to use.
shiyan6
- 实验六一位十进制计数器共阳极数码管，用共阳极管设计一个计数器-Experiment 6 One decimal digit counter common anode LED, common anode tube design with a counter