搜索资源列表
VHDL.rar
- 16QAM调制器的Verilog HDL程序，可以实现16QAM调制,16QAM modulator Verilog HDL procedures, 16QAM modulation can be achieved
QPSKvhdl.rar
- QPSK的VHDL调制解调 FPGA设计思路思想,QPSK modulation and demodulation of the VHDL design thinking FPGA
adder
- 运用VHDL语言实现四位超前进位加法器。-VHDL language using the four CLA.
vhd_divider
- lattice isplever7竟然没有除法库,只好在网上找了老外写的vhdl除法器-lattice isplever7 Treasury did not divide, so the Internet to find a foreigner to write the VHDL divider
LCD_VHDL
- 液晶模块输出VHDL程序 程序实现的功能是标准的16×2字符型液晶模块上显示字符串-LCD module output VHDL procedures to achieve the function of the procedure is a standard 16 × 2 character LCD module to display the string
cd
- 一个彩灯循环控制的VHDL程序,功能还可添加.-Cycle control of a lantern VHDL procedures, functions can also be added.
cvery.comdel7535899835
- 学生成绩管理 实现成绩的查询 录入多个公司的JAVA面试试题，供 ·模式识别matlab工具箱,包括SV ·文件类型：Visual FoxPro 人 ·struts2.0得例子,主要是实现s ·一个C#多线程的例子。 ·卡尔曼滤波器matlab源代码。 ·很不错的vhdl学习实例 几十 ·原版的FAT32手册,E文差的同志 ·常见的JAva面试试题，平时可 ·一个小型C语言编译器 -Student performance managem
fifo
- fifo example vhdl code
processor.tar
- i need of vhdl code for 32-bit risc processor
vhdl
- 出租车计费系统的设计 2.1 出租车计费器工作原理 实际中出租车的计费工作原理一般分成3个阶段： （1）车起步开始计费。首先显示起步价（本次设计起步费为7.00元）,车在行驶3 km以内，只收起步价7.00元。 （2）车行驶超过3 km后,按每公里2.2元计费（在7.00元基础上每行驶1 km车费加2.2元）,车费依次累加。 （3）行驶路程达到或超过9 km后(车费达到20元)
EDAtest
- 关于数字钟的实现，用VHDL实现时，分，秒，的显示，并能报时-Digital clock on the realization of VHDL to achieve with hour, minute, seconds display, and time
vhdl
- VHDL语法简介，包含常用的一些VHDL语法。-About VHDL syntax
Multiplier
- 用VHDL语言仿真乘法器设计。能够实现一般乘法运算。-Multiplier using VHDL language design simulation. Multiplication can be achieved in general.
crcsend
- 用vhdl代码实现循环冗余检验，CRC即Cycic Redundancy Check-Vhdl code used to achieve the cycle redundancy check, CRC that Cycic Redundancy Check
vhdl
- 此文件主要是利用VHDL语言实现五路呼叫器-Achieve Rd pagers
FPGA_code
- 基于FPGA设计实例，适合电子类大四学生入门与提高，可以用做课程设计和毕业设计-based FPGA, VHDL code example
ofdm_demodulation
- OFDM modulation, source code written in VHDL
i2c_latest[1].tar
- I2C VHDL source code
i2c_master_slave_core_latest[1].tar
- I2C VHDL source code
BUJINDIANJI
- 步进电机控制模块，步进电机控制模块。VHDL描写的步进电机控制模块-Stepper motor control module, stepper motor control module. VHDL descr iption of the stepper motor control module