4位二进制计数器 基于quartus2程序-module CNT24(CLK,Q) output [3:0] Q input CLK reg [3:0] Q1 always @(posedge CLK) begin Q1<=Q1+1 end assign Q=Q1 endmodule