搜索资源列表
aduc841
- 基于单片机Aduc841的调试程序,包括锁相环PLL4153的驱动和39VF040flash芯片的驱动以及通过串口和上位机通信的代码。-based SCM Aduc841 debugging procedures, PLL PLL4153 including the driver and 39 VF040flash chip and drive through the serial port and PC communications code.
fucksonofbitch
- 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下,R1、Cl、C2的取值不同,常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接,构成低通滤波电路,保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLL
VHDL_PLL
- 介绍了锁相环PLL的实现原理,可以为VHDL实现PLL提供参考。-introduced PLL PLL The principle for VHDL PLL reference.
PLL4046
- 基于CD4046构成的PLL及应用 CD4046构成的PLL在通信、频率处理、自动控制等技术领域中应用较为广泛,正确理解CD4046对掌握电路基本组成、原理及应用。对处理实际工程问题有很大帮助-based on the PLL constitute CD4046 and CD4046 constitute the application of the PLL communications, frequency processing, automatic control technology
MC145159PLL
- 基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic
matlab
- pll锁相环仿真程序,经过测试,并附上仿真图,值得学习
xp2syscloclkpll
- 这个是讲pll的具体用法的,一般在fpga设计中都会用到 他,这个是lattice的xp2的pll的介绍,不过,fpga 都是相通的其他两家也差不多
PREDICTION.FRACTIONALN.SPURS
- Fast settling-time added to the already conflicting requirements of narrow channel spacing and low phase noise lead to Fractional4 divider techniques for PLL synthesizers. We analyze discrete \"beat-note spurious levels from arbitrary modulus di
pll
- 数字锁相环教案。 数字锁相环教案。
Cyclone2_PCB_and_SCH
- 1,原创 cyclone 2开发板,希望能对FPGA电子爱好者有一点设计帮助。 2,本PCB可以与开发者自己的PCB实现扩展。 3,注意接口已经提供5v,-5v,+3.3v,+1.2v输出。 4,带一个LED显示器,多路拨动开关,一个复位健。 5,晶振源兼容5种封装,其中一种是支持9v、5W高精度恒温晶振。 6,fpga内部2个PLL相互连接可以实现0-200MHz内任意频率输出。
PLL_theory_application
- 锁相环PLL原理及应用,请需要的朋友下载
pll_component_design_matlab
- PLL system LPF/PFD/VCO/Divider model in Matlab,在Matlab中将PLL系统的各个模块模型话,便于分析整个PLL的环路稳定特性,锁定时间等…… 附录中包含完整的Matlab code
S3C44B0X中文技术文档
- 介 绍 三星的S3C44B0X 16/32位RISC处理器被设计来为手持设备等提供一个低成本高性能的方案。 S3C44B0X提供以下配置:2.5V ARM7TDMI 内核带有8Kcache ;可选的internal SRAM;LCD Controller(最大支持256色STN,使用LCD专用DMA);2-ch UART with handshake(IrDA1.0, 16-byte FIFO) / 1-ch SIO; 2-ch gener
A Nonlinear Adaptive Filter for Online Signal
- This paper presents various applications of a nonlinear adaptive notch filter which operates based on the concept of an enhanced phase-locked loop (PLL). Applications of the filter for online signal analysis for power systems protection, control a
pll
- Phase Locked Loops (PLL) Introduction to PLL The concept of Phase Locked Loops (PLL) first emerged in the early 1930’s.But the technology was not developed as it now, the cost factor for developing this technology was very high. Since the adva
PLL-(2)
- PLL设计关键基础及基本参数确定方法,包含锁相环的基本原理,如何配置等等关键问题手册-PLL design critical infrastructure and basic parameters determining method, it contains the basic principles of PLL, how to configure manual key issues, etc.
Fast-Switching-PLL-Synthesizer
- A 10μs Fast Switching PLL Synthesizer for a GSM/EDGE Base-Station.介绍快速跳频锁相环的非常好的一篇文章!-A 10μs Fast Switching PLL Synthesizer for a GSM/EDGE Base-Station.A very good article on the fast frequency hopping phase-locked loop is introduced!
PLL
- PLL CODE 3 CLOCK DOMAIN
Phase_Noise
- PLL 相噪分析matlab代码,可以用以分析整个系统相噪。(PLL phase noise analysis matlab code)
锁相环PLL算法
- 该算法是介绍三相软件锁相环源代码,通过C编写(PLL algorithm source code)