搜索资源列表
AlteraArticleContestPapers
- 本源码为Altera中国大学生电子设计文章竞赛的历届获奖论文汇编,内容主题涵盖如下4个方面: PLD在通讯、消费类、计算机和工业控制方面的应用 Altera器件、Quartus® II 软件的设计和优化技术 Altera FPGA在数字信号处理中的应用 Nios® II 软处理器在各领域的应用 获奖作品均是是参赛者独立设计的未曾公开发表过的原创性作品,在作品原创性和特色性 、实用性(结合当前的热点应用) 和作品
ug_ram_rom
- This user guide describes the Altera megafunction IP cores that implement the following memory modes: ■ RAM:1-Port—Single-port RAM ■ RAM:2-Port—Dual-port RAM ■ ROM:1-Port—Single-port ROM ■ ROM:2-Port—Dual-port ROM Altera provides two IP c
qts_qii52002
- FPGA design software that easily integrates into your design flow saves time and improves productivity. The Altera® Quartus® II software provides you with a command-line executable for each step of the FPGA design flow to make the design
hardwired
- 掌握硬连线控制器的设计方法。掌握硬连线控制器的Verilog HDL描述方法。了解QUARTUS II硬件描述语言和原理图混合输入设计的过程。 -Master the design method of hard wired controller. Grasp the hard wired controller Verilog HDL descr iption method. To understand the process of QUARTUS II hardware descr ipti
AES-FPGA
- 本文介绍了AES加密算法通过不同的功能结构的FPGA实现,语言背景为VHDL-This paper details Implementation of the Encryption algorithm AES under VHDL language In FPGA by using different architecture of mixcolumn. We then review this research investigates the AES algorithm in FPGA
digital-clock-and-traffic-light
- 课题一是设计一个可控的100进制可逆计数器。课题二是设计交通灯控制系统在QuartusⅡ软件环境下,进行仿真实验和硬件下载,获得的测试结果满足设计要求。课题三是设计多功能数字钟系统(层次化设计。-The subject one is to design a controllable 100- band reversible counter. Subject two is the design of the traffic light control system in the Quartus I
UART
- 基于quartus ii 11.0与nios ii 11.0 串口通信-Serial communication based on II quartus 11 and II NIOS 11
license
- LICENSE.DAT FILE OF QUARTUS -LICENSE.DAT FILE OF QUARTUS II
hdb3
- hdb3译码基于quartus ii 程序 基于vhdl语言编写 利用quartus7.2 进行仿真-hdb3译码基于quartus ii 程序
master_sc
- altera quartus II version 15.0 master
256qam
- Quartus II开发套件,256qam的Verilog仿真,有编码和解码过程-Quartus II,256qam,Verilog,Modem,Demodem
ALU
- quartus ii 13.0 based,74181 vhdl code implementation
tablet
- Quartus II 13 patch codes
EDA设计II实验报告
- 实验用quartusⅡ9.0软件设计一个多功能的数字时钟,具有24小时计时、保持、清零、校分校时、整点报时等基本功能,并在此基础上添加了闹钟、音乐闹钟、秒表等附加功能。同时,利用quartusⅡ进行相应的设计、仿真、调试,最后下载到SmartSOPC实验系统上验证设计的正确性。
计算机组成原理课程设计
- 课程设计题目: 设计实现一个指令字长8位的简单CPU,该机有4条指令,寻址方式至少2种,至少2条双操作数指令 课程设计环境: Quartus II、ModelSim-Altera、FPGA开发板 课程设计内容: 设计实现一个指令字长8位的简单CPU,该机有4条指令,寻址方式至少2种,至少2条双操作数指令。所设计的系统能调试通过,进行仿真测试后在FPGA开发板上运行一段程序,通过检查程序结果的正确性来判断所设计计算机系统的正确性。 设计过程: 包含以下设