搜索资源列表
Altera_Quartus_II_v10.0_crack_only
- Quartus II v10 CRACK Altera Depeloments-Quartus II v10 CRACK Altera Depeloments
Altera.QUARTUS.II.Megacore.IP.Library.V7.2.SP2-SH
- Torrent to get a library of files which contains crack for Quartus II v7.2
music-Player-based-on-FPGA
- 设计了一种基于Altera FPGA的音乐播放器，能够实现从SD卡中读取所有音乐文件，并通过开发板送至DAC数模转换器并播放出音频文件。本设计基于SOPC技术，使用Nios2软核处理器实现，包括软硬件设计两个部分。硬件部分主要负责对SD卡控制器的ip核编写及调试，实现硬件所需功能。软件部分主要负责对SD卡按时序进行音频文件的读取操作以及音频信息的输出。同时，制作了一个小型的音乐播放模块，实现音乐的播放。最终作品基本满足要求。-Altera FPGA-based design of a music
vendingmachine_verilog
- This file is solution of project that can make vending machine in language of verilog (also can be activated in altera cyclone2 board)
LAB-9
- LAB 9, Excercise for DE2 Altera
mousetest
- vhdl code with mouse test in vhdl code. .sof file intergation of mouse to altera
Controller
- Altera SoC ARM Baremetal Application for Terassic DE1-SoC Board
FPGA4JIIR
- 常用的数字滤波器有FIR数字滤波器和IIR数字滤波器｡ FIR数字滤波器具有精确的线性相位特性,在信号处理方面应用极为广泛,而且可以采用事先设计调试好的FIR数字滤波器IPCore来完成设计,例如Altera公司提供的针对Altera系列可编程器件的MegaCore,但是需要向Altera公司购买或申请试用版｡ 另外,对于相同的设计指标,FIR滤波器所要求的阶数比IIR滤波器高5~10倍,成本较高,而且信号的延迟也较大｡ IIR滤波器所要求的阶数不仅比FIR滤
FPGA--HD-video-de-interlacing
- <用FPGA实现高清视频去隔行功能> 本白皮书介绍各种去隔行技术，以及怎样使用Altera 的视频和图像处理IP 包来实现这些技术。采用视频设计方法，设计人员在实现不同的去隔行算法时，能够综合考虑各种硬件方案。-Using FPGA to achieve HD video de interlacing function
Timing_Analysis
- 时序分析，实用教程，altera 13.1软件，时序教程，通俗易懂-timing design
EP4CE6
- EP4CE6核心板原理图，ALTERA主流FPGA CYCLONE IV开发板-EP4CE6 core board schematics, ALTERA FPGA CYCLONE IV mainstream development board
multi-functional-smart-car-system--
- 本设计的多功能智能小车系统是以 Altera 公司 Cyclone 系列的 EP1C3T144 为 主控芯片的小车系统。该小车能够实现无线遥控，自动避障，自动循迹的功能。 可以在人类无法进入或生存的环境中完成任务，比如有毒环境、潮湿环境、爆破 环境。整个小车系统以遥控为基础，通过对外围电路的扩展实现更多的功能来完 成不同的任务。在人们能够观察到的环境下可以使用无线遥控控制小车的运行。 通过红外循迹的方法可以让小车按照预先所规定的轨道行进，这可以应用到无人 驾驶上。当小车遇
modelsim-with-FPGA
- 使用modelsim对基于niosII处理器的FPGA开发系统进行软硬件联合仿真的方法。个人经验总结，在Altera QII 15.1环境下描述。希望能帮到正在做类似开发的工程师。-FPGA development system for use modelsim niosII processor-based hardware and software co-simulation approach. Personal Experience, at Altera QII 15.1 descr ipt
Altera-SOPCIPcore
- sopc 开发，用户自定义指令，教你学习sopc，绝对有用-SOPC development, user custom instruction, teach you to learn SOPC, absolutely useful!!
emi
- altera external memory interface
mnl_avalon_spec
- Avalon-ST manual for FFT mega IP-core altera.-Avalon-ST manual for FFT mega IP-core altera.
Tutorial-quartes
- This tutorial is intended to familiarize you with the Altera environment and introduce the hardware descr iption languages VHDL and Verilog.
DSP-with-FPGAs
- Field-programmable gate arrays (FPGAs) are on the verge of revolutionizing digital signal processing in the manner that programmable digital signal processors (PDSPs) did nearly two decades ago. Many front-end digital signal processing (DSP) algo
SOPCIINIOSII-guiding-book
- SOPCIINIOSII实验指导书（第二版）和 实验操作手册，以ALTERA公司的NIOSII IP核为中心，详尽的说明NIOSII的SOPC设计，适用于SOPC-NIOSII EDA/SOPC实验开发平台的系列产品-SOPCIINIOSII experimental guide book (second edition) and the experimental operation manual to ALTERA company NIOSII IP core-centric, detaile
part1FSM
- Verilog implementation of a Finite state machine. Part1 of lab 7 altera de2115 lab. -Verilog implementation of a Finite state machine. Part1 of lab 7 altera de2115 lab.