搜索资源列表
fdpll
- 简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果， 而且可以参数化配置pll的级数。-simple configurable dpll VHDL code. Clock Recovery for the jitter filtering is a very good result, but can pll configuration parameters of the series.
ClockProject
- 同步显示系统时间的时钟，并有去抖动的功能．下载后可直接运行，vc＋＋６.０编写-synchronous display system time clock, and jitter to the function. Can be downloaded directly operation, vc + +6.0 prepared
test8m
- 实现功能： 1.使用T0中断，对LED进行2ms一次的动态扫描 2.使用T1中断，0.5ms一次作Beep的驱动 3.实现时钟的功能 4.实现UART的中断发送功能 5.用两个按键调整时钟，有去抖动能力，一个为调整设置键，另一个为加一键 6.调整时钟时，按键有BEEP提示，且LED有闪动提示，无按键10秒后自动恢复正常显示-achieve functions : 1. Interruption of the use of T0, LED right for a 2 ms
grew
- 为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数 学模型 ,并结合 Simulink 给出仿真结果。理论和实验证明 ,该系统既可作为测量 DVD Jitter 的硬件电路设计的参考 ,也可作 为软件设计的工具。-DVD to the Jitter measurement, the burning need
xiaodou
- 一个键盘的消抖动电路。采用了硬件形式的，同时也键入了微分环节，可以将输出的脉冲降为一个时钟周期。-A keyboard eliminate jitter circuit. Used forms of hardware, but also type of differential link pulse output can be reduced to one clock cycle.
InterruptKeyboard
- 在这个实例中，模拟了按键唤醒功能。单片机通常在空闲的时候处于休眠状态，直到用户通过按键操作它时，才醒过来全速运行。另外此例讨论了编写键盘程序时的另一个重要问题：去抖动。 //硬件环境：ATmeg48 单片机，CPU时钟1MHz //软件环境：ICC AVR6.3以上-In this case, the simulation of the wake-up function keys. Single-chip idle time usually dormant until the user
pingpang
- 本实验设计一个简单的乒乓球游戏机。它可由两个人进行游戏，游戏规则如下： 1．过早击球，对方获胜。 2．每次击球，若球飞出界外，对方获胜。 实验用6个状态代表乒乓球的运动轨迹，2个输出信号指示获胜方，2个输入信号代表双方的球拍，1个复位信号用于复位和准备发球。输入信号击球低有效。因为一般的开关在大约20ms内信号不稳定，存在所谓“开关抖动“，会产生多个脉冲影响电路的正常工作。所以含开关输入的设计需要作防抖处理，在本实验中可以用2Hz时钟采样击球信号实现防抖。 -The exp
key-dejitter
- 按键去抖模块，避免按键抖动引起的系统误操作。FPGA时钟频率25.000MHZ-Key de-jittering module to avoid system misoperation caused by key-jitter. FPGA clock frequency 25.000MHZ
key_xiaodou
- 本例中用状态机实现了消抖电路： 端口描述：clk 输入检测时钟；reset 复位信号；din 原始按键信号输入； dout 去抖动输出信号。-In this case the state machine used to achieve the elimination shake circuit: Ports Descr iption: clk input test clock reset reset signal din original key signal input dout t
signal_analysis6
- 时钟信号噪声分析，能把一个带噪声的信号分离为相位噪声谱和信号功率谱，同时能将高频分量分离出来。-Expounded a spectrum analysis software with graphics user interface which developed by Visual C++ 6.0, then used the software to give a dynamic display of the spectrum about jitter data which provided b
FPGAlarge-scaledesign
- 利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种 多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何 进行布线，本文将对这些设计策略深入阐述。-Using FPGA to achieve large-scale design, may need to run the FPGA with multiple clocks to mult
Aer
- 一种改进的时钟定时抖动估计方法An improved estimation of clock timing jitter-An improved estimation of clock timing jitter
itter
- 改进的时钟定时抖动估计方法Improved Estimation of clock timing jitter-Improved Estimation of clock timing jitter
JQQ
- 这是QQ聊天系统，可以进行登录，注册，添加好友，删除好友，聊天，窗口抖动，时钟等功能。-This is the QQ chat system, you can log in, register, add friends, remove friends, chat, windows jitter, clock and other functions.
key_jitter
- 键盘去抖程序，额外的加一个延时判决来判定时钟到来时是信号的到来还是干扰的因素，达到了比较好的效果，与大家分享-a design for key jitter
sfdppllli
- 简单易懂的可配置dpll的VHDL代码。用于时钟恢复后的相位抖动的的滤波有非常好的效果， 而且能参数化配置pll的级数。 已通过测试。 -Straightforward configuration VHDL code dpll. Very good results for the clock recovery phase jitter filtering, and can be parameterized configuration pll series. Has been tested.
time_stopwatch
- 通过三个按钮来调节时钟时间，同时通过一个按钮来开启马表功能，马表通过51单片机外部中断0，按钮的信号通过cpld处理过，无抖动，且低电平持续时间极短，只有单片机的一个机器周期。马表功能精确-Three buttons to adjust the clock time while a button to open the stopwatch function, stopwatch by 51 MCU external interrupt 0 button signal processing by
89c51program
- 消抖动的独立式键盘调时的数码时钟实验代码，基于51单片机-The experimental code elimination the independent jitter keyboard tune digital clock, based on 51 MCU
low-jitter-Clock-IC
- 每个数码系统之所以正常准确工作的基础是其心脏 – 时钟序列的无误. 而用来产生时钟信号的资源有许多种: 系统主芯片输出时钟信号, 以MCU微处理器来产生时钟, 以成本较低的晶振来产生时钟信号, 但是还是有很多人不知道或不了解我们还有另外一个选择:用一个集成电路PPL(锁相环)时钟芯片.-Each of the digital system is the reason why the normal work accurately based on the its heart- clock sequ
ADC_JITTER_ENOB_SNR
- matlab历程，用来计算高速ADC时钟jitter和有效位数之间的关系(The matlab procedure is used to calculate the relationship between the high speed ADC clock jitter and the effective digit)