搜索资源列表
CIC
- 介绍了积分梳状滤波器(CIC)设计,压缩包里面有程序的流程图,采用verilogHDL编写,在modelsim上可以实现仿真结果,非常不错
AnewmodifiedsharpenedCICfilter
- 提出了一种改进的积分梳状(CIC) 滤波器. 在改变传统积分梳状滤波器的延迟因子的 同时,将锐化(Sharpen) 技术和相位分解技术应用于此滤波器. 改进后的滤波器与传统滤波器 相比,减少了信号失真,降低了系统功率消耗. 仿真结果表明,改进后的滤波器在通带范围内的 波动很少,而且,具有较高的阻带衰减.
cic3_decimator
- 积分梳状滤波器(CIC)设计,已经通过验证。
CIC.rar
- cpld/fpga积分梳状滤波器(CIC)设计,cpld/fpga Integral comb filter (CIC) design
CIC
- CIC 积分梳状滤波器设计,一个很好用的参考资料-CIC design
CIC
- 积分梳妆滤波,介绍了积分梳状滤波器(CIC)设计,压缩包里面有程序的流程图,采用verilogHDL编写-jifenshuzhuanglubo
c19_CICfilter
- 精通verilog HDL语言编程源码之5--CIC积分梳状滤波器设计-Proficient in verilog HDL source language programming of 5- CIC Integrator Comb Filter Design
cic3_decimator
- 积分梳状滤波器,CIC设计,三级CIC抽取器实例:cic3_decimator.V module cic3_decimator(clk, x_in, y_out)-cic
cic3_decimator
- 用Verilog语言实现积分梳状滤波器(CIC)设计-Achieve integration with Verilog language comb filter (CIC) design
Integral_comb_filter_verilog_design
- 积分梳状滤波器(CIC)verilog设计.rar-Integral comb filter verilog design.rar
jifenlvboqi
- 为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,常采用多速率处理技术.多速率处理过程中需要使用积分梳状滤波器、半带滤波器和高阶FIR滤波器.在分析了积分梳状滤波器的结构和特性的基础上,阐述了多级CIC滤波器一种高效的FPGA实现方法,该方法的正确性和可行性通过Quartus Ⅱ的时序仿真分析得以验证,实际中可以推广应用.-In order to solve software-defined radio communications system after I
49636992ciccomp
- 级联积分-梳状(Cascaded Integrator–Comb,CIC)滤波器,是种高 效滤波器。它是一种线形相位FIR滤波器,由工作在高抽样率的级联理 想积分器和低抽样率的级联微分器组成,根据抗混叠和抗镜像的指标 确定所需的级联数目。 -Cascaded integrator- comb (Cascaded Integrator-Comb, CIC) filter, is the kind of high efficiency filter. It is a linear p
CIC
- 五阶CIC滤波器,用于降低数据传输速率。数字下变频技术不仅是软件无线电核心技术之一,还是中频数字化接收系统重要组成部分。数字下变频技术中广泛用到级联积分梳状滤波器(CIC滤波器)-CIC filter
digitaldownconversionbygpga
- 研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。-Extraction of the high-powered digital down-conversion design, the focus of a cascaded integrator comb filter based on cascaded half-band filter and the multi-level sampling frequency algorithm.
cic
- CIC积分梳状滤波器的程序、是生成五级CIC抽取器:cic3_decimator.V-CIC CIC filter program, is to generate five CIC decimator: cic3_decimator.V
Digital-IF-Receiver-Based-on-FPGA
- 基于FPGA的数字中频接收机设计与实现。近年来雷达行业提出了软件雷达的概念,数字技术在雷达中的广泛应用已成为一种必然趋势。现代雷达系统对接收机提出了更高的要求,数字接收机技术已成为实现高精度宽带雷达接收系统的一种有效途径。研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取。给出了一种基于FPGA的数字中频接收机实现方案,进行了分析和仿真,给出了测试结果-Design and Implementation of Digital IF Receiver Base
Integrator-comb_timing-state
- 积分梳状滤波器和时序状态机的Verilog语言描述,适合硬件描述初学者-Integrator-comb filter and timing the Verilog language to describe state machines, hardware descr iption suitable for beginners
CIC-FILTER
- 有关级联积分梳状滤波器的硬件描述语言,用VHDL编写,共有五级-CIC FILTER
cic
- CIC(Cascaded Integrator Comb) filter, 即级联积分梳状滤波器, 具有结构简单, 便于处理, 运算速度快等特点(CIC(Cascaded Integrator Comb) filter)
CIC
- 包括地址产生单元、数据查询单元(可以重新初始化rom中的数据,由matlab产生.coe文件替换)、积分单元、抽取单元、梳状滤波单元,对于初学者很有帮助(Including address generation unit, data query unit (data can be re-initialized in rom, generated by matlab. COE file replacement), integration unit, extraction unit, comb fi