CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 边缘检测verilog

搜索资源列表

  1. sobel

    0下载:
  2. 图像边缘检测的VERILOG实现,能准确检测图像边缘
  3. 所属分类:图形图象

    • 发布日期:2008-10-13
    • 文件大小:590310
    • 提供者:李永杰
  1. Edge-detection

    1下载:
  2. 多个边缘检测sobel算子的verilog程序模块。-Multiple edge detection sobel operator verilog program modules
  3. 所属分类:Special Effects

    • 发布日期:2016-04-21
    • 文件大小:4096
    • 提供者:
  1. xiaodou2

    0下载:
  2. 基于脉冲边缘检测的按键消抖模块verilog-Key consumer shake module verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2265429
    • 提供者:郭超
  1. MODELSYS

    2下载:
  2. 用verilog编写的运动自适应去隔行算法 表扩边缘检测 sad最小值编写-Verilog written with motion-adaptive deinterlacing algorithm detects the edge of the table to expand the minimum write sad
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:10872006
    • 提供者:权晶
  1. mode3by3_generate_module

    0下载:
  2. 用verilog编写的3x3模块!用于图像处理算法中的中值滤波和边缘检测等等!-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:934297
    • 提供者:张皓
  1. sobel-with-verilog-language

    0下载:
  2. 用verilog实现sobel边缘检测算法-sobel edge detection with verilog language
  3. 所属分类:Other systems

    • 发布日期:2017-04-26
    • 文件大小:8127
    • 提供者:施楠
  1. edge-detection1

    0下载:
  2. 基于FPGA开发环境,根据Sobel model算法,关于边缘检测的verilog代码。-the code of edge detection based on verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:1024
    • 提供者:Oscar
  1. VIP_RAW2RGB2Gray_Medium_Sobel_Erosion_Dilation

    0下载:
  2. 通过纯HDL逻辑实现,对ov7725摄像头进行图像采集,存储,处理,包括中值滤波,边缘检测等经典图像算法实现(Through the realization of pure HDL logic, image acquisition, storage and processing of ov7725 camera, including median filtering, edge detection and other classic image algorithms.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:931840
    • 提供者:SakuraForever
  1. sobel

    1下载:
  2. 由Verilog编写在FPGA实现sobel算法应用于图像边缘检测,工程文件可在quartus13.1以上版本打开;工程使用到ram、fifo、pll三种ip核,design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块,sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果;测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化,再将生成文件中数据用串口发给FPGA,边缘检测结果会通过VGA输出。(Written by Ve
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-07-14
    • 文件大小:10222592
    • 提供者:丶大娱乐家
搜珍网 www.dssz.com