搜索资源列表
3DES_FPGA
- 介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
stx_cookbook.zip
- Altera公司高端FPGA高级综合指导手册，包括：算术运算单元，浮点处理技巧，数据编码格式转换，视频处理，仲裁逻辑，多路选择，存储逻辑，计数器，通信逻辑，循环冗余校验，随机和伪随机函数，加密和同步等编码风格和技巧；,advanced synthesis cookbook for Altera high-end FPGA(Stratix),incuding coding style and design tricks for arithmetic,floating points oper
schem_P06_10217R_03_StratixII_
- altera 公司 FPGA开发板原理图,核心芯片是stratix ii(主要用于DSP开发),Company altera schematic FPGA development board, the core chip is stratix ii (mainly used for DSP development)
stratixIVGT_4sgt100_si
- altera Stratix IV 原厂多层开发板 原理图+PCB allegro 格式 -altera Stratix IV original multi-storey development board schematic+PCB allegro format
IP
- ALTERAL的stratix4的IP核的使用讲解PPT，便于理解Stratix的IP核调用-The IP core stratix4 ALTERAL the use to explain the PPT, to facilitate the understanding the Stratix of IP core call
VerilogHDL
- 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
CC2500programmingusingAlteraFPGA
- This document gives the code for programming a CC2500 transceiver using Altera Stratix FPGA. The FPGA and CC2500 are connected through SPI mode with the FPGA as the master and CC2500 as the slave.
StratixII_NiosII_2S60_DB_Rev01_SCH
- ALTERA官方StratixII EP2S60ROHS开发板原理图-ALTERA official StratixII EP2S60ROHS development board schematics
stratix2_handbook
- 华为PCB设计规范,主要涉及布局,布线,仿真,还有工艺要求-Huawei PCB design specifications, mainly related to the layout, routing, simulation, as well as the technical requirements
stratix3_handbook
- Altera 公司生产的FPGA系列中的高端产品stratix三代用户手册这个也能从Altera官方网站上下载。-Altera' s FPGA series production of high-end products stratix three generations of user manuals that are downloaded from the Altera website.
firfilter14
- 用Quartus II实现综合布线，要求充分利用Altera Stratix/Stratix II的器件的DSPBLOCK资源，Quartus II综合出的系统最高工作频率达到270Mhz以上.用Verilog进行编程。-Pipeline FIR structure。
altera.source
- 本工程用来配置Altea 系列FPGA芯片管教，可以配置stratix II 系列芯片。-This design allows for configuration from multiple pages with either the Stratix PGM pins (remote/local) or the Dipswitch (MPGM pins)as the page select source(non-remote/local). It can configure stratix II
DE3_User_manual
- ALtera公司的ED3开发板，用户手册，The DE3 board has plenty of features that allow users to implement a wide range of designed circuits.-The DE3 board has plenty of features that allow users to implement a wide range of designed circuits.The Stratix® III devic
StratixII
- Protel99库 ALTERA Stratix-Library ALTERA StratixII Protel99
High-Speed-FFT
- 优秀硕士论文，课题采用现场可编程门阵列((FPGA)，设计实现了一种超高速FFT处理器。目前，使用FPGA实现FFT多采用基2和基4结构，随着FPGA规模的不断扩大，使采用更高基数实现FFT变换成为可能。本课题就是采用Alter的Stratix II芯片完成了基16-FFT处理器的设计。在设计实现过程中，以基2-FFT搭建基16-FFT的运算核，合理安排时序，解决了碟形运算、数据传输和存储操作协调一致的问题。由于采用流水线工作方式，使整个系统的数据交换和处理速度得以很大提高。本设计实现了4096
paper-based-on--radar
- 本文基于某制导雷达信号处理机优化改造工程，介绍了该雷达信号处理机的 接收相干处理(CORP)、动目标显示(MTI)的原理、硬件平台、软件设计、调试以及 优化设计方法。文章首先回顾了该信号处理机相关的信号处理方法，包括数字稳 定校正技术(DS功、参差周期滤波、多次相消器的动目标显示等方法的工作原理和 实现方式，并结合项目进行计算机仿真。其次介绍了信号处理机的组成结构，优 化设计思路，主要功能分配。最后重点讨论了信号处理机的各个模块的工程实现 方法以及数字信号处理
stratix_pci_kit-v1.0
- altera PCI总线接口参考设计源代码。使用PCI编译器中的mt64兆核函数实现PCI总线接口-altera PCI bus interface reference design source code. Using the PCI Compiler mt64 trillion nuclear functions for PCI bus interface
Altera-datasheet
- altera data sheet for stratix-altera data sheet for stratixII
video_systems.tar
- H264 decoder on Stratix VI-H264 decoder
image-processing
- 图像处理方面，使用Altera公司的stratix系列的FPGA对图像进行高通滤波和高斯滤波-Image processing, Altera Corporation stratix series FPGA high-pass filter and Gaussian filter image