搜索资源列表
ethernetblaster-200-202-gpl.tar
- ALtera网络Blaster的映射文件-Altera network mapping document Blaster
fpga_sram
- Altera cyclone ep1c6对sram idt71系列的读写时序控制-Altera cyclone ep1c6 of sram idt71 series of read and write timing control
CPLDQQ2812
- QQ2812开发板的CPLD源代码，CPLD芯片为ALTERA公司MAX3000A系列芯片-QQ2812 development board
colorful_signal
- 设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 由系统提供的时钟源引入扫描信号，根据VGA彩色显示器的工作原理，设计出各种颜色编码
std_cf_2s60_ES
- Altera公司开发板2s60 CF卡通用例程（初始化、读、写、测试等）-Altera Corporation development board 2s60 CF Card routines (initialization, read, write, test, etc.)
VDHL
- Verilog的135个经典设计实例，直流电机控制，游戏机，三态总线，加法器，锁存器等-Verilog s 135 classic design example, DC motor control, video game consoles, three-state bus, adder, latches, etc.
ByteBlasterII_en
- ALTERA下载线信息 快点下载吧 有用-ALTERA download line information quickly download it useful
CPLD_Config
- 用Altera CPLD做为控制器从Flash上读取image文件对Altera FPGA编程-Altera CPLD used as a controller to read image from the Flash on the Altera FPGA programming
speednew
- ISA板卡，CPLD原理图，altera maxII CPLD芯片。实现运动控制，标准安川伺服器控制接口。-ISA board, CPLD schematic, altera maxII CPLD chip. The realization of motion control, the standard control interface YASKAWA server.
dds
- 使用VHDL硬件描述语言实现了直接频率合成器的制作，并在Altera公司的CycloneII上得到实现，验证了代码的正确性。用户操作可以参照程序中的说明，请使用QuartusII6.0以上版本打开，低版本打开时会有错误提示-Using VHDL hardware descr iption language to achieve a direct frequency synthesizer production, and Altera s CycloneII be realized, to ver
ug_dsp_builder
- 本文是Altera公司编写的dspbuilder的设计方法，但是是英文原版的-This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of
VHDL_Development_Board_Sources
- CPLD开发板VHDL源程序并附上开发板的原理图-CPLD development board VHDL source code along with the development board schematics
MAX-PLUSII-soft
- MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图 形方式、文字输入方式（AHDL、VHDL和VERILOG）和波形方式输入设计文 件，可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件，还可 以进行仿真以检验设计的准确性，下面举例说明该软件的使用-MAX+ PLUSII software is a powerful, easy-to-use software package, which can graphically, text input me
Lift
- VHDL编写的6层电梯控制器，可在Altera的CPLD系统运行实验，内附实验报告-VHDL prepared 6-storey elevator controller in Altera s CPLD system experiment, experimental report containing
VerilogHDL
- 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。-This paper analyzes the FIR digital filter structure an
VerilogHDL_t
- fpga设计参考实验手册红色飓风系列fpga设计参考实验手册，红色飓风系列-FPGA reference design experiment manual red hurricane series FPGA reference design experiment manuals, red hurricane series
20060510191318991
- ALTERA公司DDR ram controller资料-ALTERA company DDR ram controller information
DCT2IDCT2
- CT2 IDCT2 变换C代码。经调试成功，适用于altera,有结果。-CT2 IDCT2 transform C code. After successful testing for altera, bear fruit.
cordiccos
- 改进的cordic算法的迭代cos结构，适用于altera。-Improved Iterative CORDIC algorithm cos structure, applicable to altera.
alt_types
- 支持altera的ucos头文件类型定义 支持altera的ucos头文件类型定义-Altera uCOS support of the first document type definition to support the uCOS altera type definitions header file