CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - altera image

搜索资源列表

  1. saa7111_2

    0下载:
  2. 使用Altera芯片实现对4个SAA7111A视频A/D芯片的采集控制,将图像数据存入同步FIFO-AL422B-use Altera chip to 4 SAA7111A Video A / D chip to control the collection, image data are stored in synchronous FIFO - AL422B
  3. 所属分类:汇编语言

    • 发布日期:2008-10-13
    • 文件大小:1151
    • 提供者:古韦剑
  1. Video_and_mage_Processing

    0下载:
  2. The example design provides a framework for rapid development of video and image processing designs using the library of parameterizable MegaCore® functions available in the Altera Video and Image Processing Suite.
  3. 所属分类:图形图像处理(光照,映射..)

    • 发布日期:2008-10-13
    • 文件大小:1208938
    • 提供者:普林斯
  1. auto_graphics_ref_design-v1.0.4

    0下载:
  2. 基于NIONII的图像获取与真彩屏LCD显示例子,非常好。通过修改可适用于ALTERA的FPGA多个系列。-Based on the image acquisition NIONII color LCD display with real examples, very good. By modifying the applicable ALTERA multiple series of FPGA.
  3. 所属分类:Special Effects

    • 发布日期:2014-09-24
    • 文件大小:18883058
    • 提供者:zhanghh624
  1. DE2_TV

    0下载:
  2. 分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌 入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案, 针对视频解码芯片 ADV7181B,实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA(EP2C35)上实现。结果显示本设计具有速度高、成本低、易于集成等优点-Analysis of a variety of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:4064549
    • 提供者:looksky
  1. CPLD_Config

    1下载:
  2. 用Altera CPLD做为控制器从Flash上读取image文件对Altera FPGA编程-Altera CPLD used as a controller to read image from the Flash on the Altera FPGA programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3900
    • 提供者:jwq
  1. 61EDA

    0下载:
  2. 分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌 入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案, 针对视频解码芯片 ADV7181B,实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA(EP2C35)上实现。结果显示本设计具有速度高、成本低、易于集成等优点-Analysis of a varie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:179647
    • 提供者:李明
  1. DE2_70_schematic_v11

    0下载:
  2. altera基于ep2c70的图像采集处理平台设计方案。完整的设计原理图。-altera-based image acquisition and processing platform ep2c70 design. Complete design schematic.
  3. 所属分类:Video Capture

    • 发布日期:2017-04-01
    • 文件大小:514356
    • 提供者:ami
  1. ug_vip

    0下载:
  2. Altera公司原版设计手册,关于video and image processing ip-This document describes the Altera® Video and Image Processing Suite collection of IP cores that ease the development of video and image processing designs. You can use the following IP cores i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1403037
    • 提供者:Han Yunbo
  1. CORDIC_FPGA

    0下载:
  2. 摘要:本文在传统CORDIC算法的基础之上,通过增加迭代次数,对参数进行了优化筛选, 提高了运算精度,使设计出的软核能够在精度要求较高的场合中运行,如实时语音、图 像信号处理、滤波技术等。输出数据经过IEEE-754标准化处理,能够直接兼容大多数处 理器,扩展了其应用范围。最终在Altera公司NiosⅡ处理器中通过增加自定义指令的方 式完成了硬件实现。 关键字:CORDIC ,自定义指令, IEEE-754标准化处理。-Abstract: In this paper, ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:228713
    • 提供者:daisywmc
  1. fpga-display-bmp-pictures

    0下载:
  2. 本文设计的是基于大规模FPGA的BMP图库管理,完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现,即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片,内嵌32位的NiosII软核,采用SDRAM作为内存,把存储在SD卡内的二进制图片信息读入内存,并控制TFT彩色液晶,读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上,在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息,图
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-07
    • 文件大小:2168832
    • 提供者:wuwei
  1. DE1_fat32

    0下载:
  2. 本文设计的是基于大规模FPGA的BMP图库管理,完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现,即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片,内嵌32位的NiosII软核,采用SDRAM作为内存,把存储在SD卡内的二进制图片信息读入内存,并控制TFT彩色液晶,读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上,在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息,图
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-11
    • 文件大小:11721728
    • 提供者:wuwei
  1. DE2_LCM_CCD_detect_b

    1下载:
  2. 本程序基于Altera公司的DE2平台完成仓库的实时监控并对移动的目标进行自动识别和报警的FPGA设计,研究重点就是图像采集和移动目标识别的FPGA实现。采用Altera公司的DC2模版对视频进行采集并将采集到的图像信息进行缓存,通过监视器实时显示,采用帧间差分法对采集到的帧图像进行运动检测,当仓库中有运动情况的时候,两个图像间灰度会出现异常,通过对灰度异常的侦测完成仓库移动目标的识别并蜂鸣器报警。-Complete real-time monitoring of the warehouse a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-11
    • 文件大小:19487744
    • 提供者:wangyi
  1. aDE2_70_scheml

    0下载:
  2. altera基于ep2c70的图像采采集处理平台设计方案。完整的设计原理图。 -The altera based image ep2c70 mining acquisition and processing platform design. Complete design schematic.
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-07
    • 文件大小:514407
    • 提供者:nicollejia
  1. A61EDAn

    0下载:
  2. 分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案, 针对视频频解码芯片ADV7181B,实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII系列FPGA(EP2C35)上实现。结果显 -Status of a variety of video capture programs
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-28
    • 文件大小:179733
    • 提供者:noahkk
  1. june2010_1

    0下载:
  2. 一种新型SOPC自动指纹识别系统设计,:本文设计了一种基于SOPC的新型结构的自动指纹识别系统。通过对指纹处理整体流程的选择和优化,把耗时较多的指纹预处理部分整体硬件化,耗时较少的匹配部分软件化,使得系统处理速度有了显著提高,1.5s内可以完成一幅指纹图像的预处理,3s内可以完成一幅指纹图像的比对。本设计使用Quartus II软件完成了系统模块设计及仿真,使用NiosⅡ IDE软件完成了软件代码的实现,并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上实现了整个
  3. 所属分类:Project Design

    • 发布日期:2017-04-04
    • 文件大小:610362
    • 提供者:kudding
  1. DWT

    0下载:
  2. 在altera 9.1下实现对图像数据的小波分解,里面包含有把图片转换成图像数据的软件。-In altera 9.1 to realize the data of image wavelet decomposition, which contains the picture into image data of the software.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:1726415
    • 提供者:gouwei
  1. im_rotation

    1下载:
  2. 利用verilog实现实时图像旋转。本程序是基于Altera公司的Quartus实现的。-Verilog to achieve real-time image rotation. This procedure is based on Altera' s Quartus.
  3. 所属分类:Special Effects

    • 发布日期:2017-11-12
    • 文件大小:630544
    • 提供者:xufang
  1. image-processing

    0下载:
  2. 图像处理方面,使用Altera公司的stratix系列的FPGA对图像进行高通滤波和高斯滤波-Image processing, Altera Corporation stratix series FPGA high-pass filter and Gaussian filter image
  3. 所属分类:Special Effects

    • 发布日期:2017-11-23
    • 文件大小:301629
    • 提供者:彭静
  1. Video-and-Image-Processing-Suite

    0下载:
  2. 视频图像处理方法介绍altera公司相关文章-Video image processing method described in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1646540
    • 提供者:李群
  1. CCD_Array

    0下载:
  2. Interface TCD1209DG with Altera FPGA and transfer image data to PC via USB using USB FX2 Slave FIFO mode, Only FPGA code included.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:3320832
    • 提供者:muralidh
« 12 »
搜珍网 www.dssz.com