CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - digital clock DE2

搜索资源列表

  1. clock-a-stopwatch

    0下载:
  2. 基于DE2-70平台,可实现功能: 1、在LCD上显示时间 2、在数码管上显示跑表-DE2-70-based platform, enabling functions: 1、display time on the LCD 2、display stopwatch the digital tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2239
    • 提供者:Robert
  1. clock

    1下载:
  2. 这是一个数字时钟的数字逻辑电路,整个工程打包上传,时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point timekeeping, timing alarm clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-17
    • 文件大小:1041615
    • 提供者:ryan
  1. DigitalWatch

    0下载:
  2. Digital watch write in Verilog HDL language simulate the real clock in Atera DE2 development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:15601
    • 提供者:minh
  1. Digital-clock

    0下载:
  2. 数字钟工程,用QuartuesII软件开发的,在DE2-70上运行成功,可以直接使用,计时准确,文件代码简单,适合初学者借鉴。-Digital clock project, using QuartuesII software development, running on the DE2-70 success, can be used directly, accurate timing, file the code is simple, suitable for beginners learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1019752
    • 提供者:ricky
  1. szsz

    0下载:
  2. 在DE2实验箱上实现数字时钟功能 包括了秒、分、时的基本显示功能-Implemented on the DE2 kit features include a digital clock seconds, minutes, when the basic display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4060
    • 提供者:cd
  1. shuzishizhong

    0下载:
  2. 用DE2做的数字钟,可以定时,调时间。用模块来搭建的数字钟,有详细的源代码。用DE2板可以直接实验。-DE2 to do with a digital clock, may from time to time, transfer time. With the modules to build digital clock, a detailed source code. Using DE2 board can be directly experiment.
  3. 所属分类:Windows Kernel

    • 发布日期:2017-11-18
    • 文件大小:383464
    • 提供者:YE
  1. m60

    0下载:
  2. 数字钟(for DE2 开发板) 1.‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器。 2. 手动校时、校分、校秒的功能。 3.定时与闹钟功能,能在设定的时间发出闹铃声。 4.进行整点报时。从59分50秒起,每隔2秒钟发出一次低音“嘟”的信号,连续5次,最后一次发出高音“嘀”的信号,此信号结束即达到整点。 5、一个秒表,最低位1 秒、60秒,手动停止,手动重置。 6、一个倒计时,显示小时、分钟、秒,可设置时间。 -Decimal digital
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:907955
    • 提供者:dai
  1. lab14

    0下载:
  2. DE2平台上实现的数字钟,包含时、分、秒的24小时制时间系统,有校时,准点报时,整点广播等功能。-DE2 platform digital clock, contains, minutes, seconds, 24-hour time system, school, prospective point of time, the whole point of broadcasting.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:1137925
    • 提供者:DYQ
  1. clock

    0下载:
  2. 数字时钟led显示,de2开发板,HEX显示分秒-digital clock
  3. 所属分类:Other systems

    • 发布日期:2017-12-08
    • 文件大小:1653
    • 提供者:强书连
  1. clock2

    0下载:
  2. 基于Verilog HDL及DE2开发板的数字钟设计,使用Verilog HDL实现-Based on Verilog HDL and DE2 development board of the digital clock design, use Verilog HDL to implement
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:581407
    • 提供者:zhouyu
  1. DE2_LED_sm

    0下载:
  2. 驱动DE2—70开发板上数码管,并设计了一个时钟计数器,时钟计数时,分,秒。-DE2 70 development board driver digital tube, and designed a clock counter, clock count, minutes, seconds.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:861022
    • 提供者:李桐
  1. digital_clk

    0下载:
  2. VHDL Code for a digital bit clock counter and 7 segment display clock on a altera DE2 board with a cyclone II FPGA
  3. 所属分类:Other systems

    • 发布日期:2017-05-03
    • 文件大小:949863
    • 提供者:Casey
  1. shuzishizhong

    0下载:
  2. 基于DE2-115开发板设计的一个数字钟,能进行正常的小时、分、秒计时功能,并分别由开发板上面的数码管显示秒(60s)、分(60min)、小时(24hours)的时间。并具有手动调整时间的功能-DE2-115 board design based on a digital clock, and enables the normal hours, minutes, seconds chronograph function, and were above the development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3936040
    • 提供者:luo
  1. 电子时钟

    0下载:
  2. 基于DE2-115的数字时钟 1.液晶显示,数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-01-10
    • 文件大小:4921344
    • 提供者:AZ1111
搜珍网 www.dssz.com