搜索资源列表
custom_focus_manager
- flash lite FSM 学习实例 FSM 按钮实例-flash lite FSM study examples of FSM examples button
microthreads
- Simple microthreads and fsm for microcontrollers using only preprocessor/inline code
ebook_verilog_fine_state_machine
- Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. This paper discusses a variety of issues regarding FSM design using Synopsys Design Compiler. Verilog and VHDL coding styles are presented, and
yetert
- This package includes 4-bit calculator designed in Xilinx FPGA 10 using VHDL. This calculator contains 3 registers, 1 ALU, 1 decoder and 1 FSM (finite state machine).
rafal2
- VHDL project for FPGA SPartan 3 using IseWebpack 10.1. This is an implemetation of FSM for testing 7 segment with dot point 4 digit LED display.
state
- verilog HDL下有限状态机（FSM），麻雀虽小，但五脏俱全！值得一看-under the verilog HDL Finite State Machine (FSM), the sparrow may be small, but is a fully-equipped! Worth a visit! !
fsm
- 如何使用状态机综合电路，状态机大全等等，使用DC综合工具-How to use the integrated circuit state machine, state machine Guinness and so on, using integrated tools DC
fsm
- 高效的有限状态机，代码形式给给出 主要是我的一些学习资料-Efficient finite state machine, code form is mainly to give some of my learning materials
AI-FSM
- 游戏AI 有限状态机的示例代码 FSM-FSM FSM FSM FSM FSM FSM FSM FSM
lab9
- State Machine 又稱Finite State Machine(FSM)。State Machine 是循序電路 當中, 最全面性的一種邏 輯方式 , 如暫存器、移位暫存器、計數 器等均可以看成是一 個功能固定的State Machine。但State Machine 通常用在比較特殊的循序邏 輯電 路 中 , 用State Diagram 的方式描述方式 , 通常是一個較有系統的方法。有了 正 確
simulator
- automata simulator that simulate the concept of fsm
FSM_ex1_solution
- The FSM 基楚代碼 是很好的參考文件!-The FSM
quicklogicuart
- Uart vhdl design FSM
fsm
- 嵌入式系统控制面通常的状态机实现 调用FSM_Create创建状态机 调用FSM_Add创建状态机 调用FSM_Execute进入状态机执行 通过修改宏FSM_MAX_MSG_NUM定义系统最大的状态机数目-Embedded system control surfaces typical state machine implementation
FSM
- 一种简单的状态机，本程序为初学者提供了一种编制状态机的框架。-a kind of simple FSM。
FSM-design
- An overview of Finite State Machines. FSMs are an important aspect of FPGA and CPLD desig using VHDL and Verilog-An overview of Finite State Machines. FSMs are an important aspect of FPGA and CPLD desig using VHDL and Verilog
fsm_example
- these are the examples of verilog codes for fsm
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS．232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场
VHDLcodes
- Behavioral descr iption of ALU, RAM MODULE, ROM MODULE, DIVIDE BY N COUNTER, GENERIC DIVIDER 2n+1, GCD CALCULATOR, GCD FSM CODE, JK FLIP FLOP in VHDL . These are fully synthesized codes with optimization.- Behavioral descr iption of ALU, RAM MODULE,
fsm
- awk脚本生成C代码，用于有限状态自动机实现！-awk scr ipt to generate C code for finite state automata to achieve!