搜索资源列表
VerilogHDLshejifengpingqihe32weijishuqi
- 本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.-This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.
SOC_EDA
- 利用EDA工具和硬件描述语言(HDL),根据产品的特定要求设计性能价格比高的片上系统,是目前国际上广泛使用的方法。与传统的设计方法不同,在设计开始阶段并不一定需要具体的单片微控制器(MCU)和开发系统(仿真器)以及带有外围电路的线路板来进行调试,所需要的只是由集成电路制造厂家提供的用HDL描述的MCU核和各种外围器件的HDL模块。设计人员在EDA工具提供的虚拟环境下,不但可以编写和调试汇编程序,也可以用HDL设计、仿真和调试具有自己特色的快速算法电路和接口,并通过综合和布线工具自动转换为电路结构
shuzizhongsheji
- 多功能数字钟设计 一、设计任务: (一)主体功能 用HDL设计一个多功能数字钟,包含以下主要功能: 1.计时及校时,时间可以24小时制或12小时制显示 2.日历:显示年月日星期,及设定设定功能 3.跑表:启动/停止/保持显示/清除 4.闹钟:设定闹钟时间,整点提示 -multifunctional design of a digital clock, design tasks : (1) the main function of HDL design with a
2410ucos
- 基于Verilog HDL的电梯系统设计
Verilog_HDL
- Verilog HDL程序设计教程,非常实用,对学习Verilog非常有用。
VerilogHDL_p2s_s2p
- 在微型计算机系统中, CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同 时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线 而串行通信中数据一位一位顺序传 送,能节省传送线. 用Verilog HDL语言实现了串并、并串通信接口之间的转换
VerilogHDLDigtialSystemDesign
- Verilog HDL数字设计与综合 夏宇闻译(第二版)
FromAlgorithmToAchievmentOfHardware
- 从算法设计到硬线逻辑的实现 Verilog HDL牛人编写的有关经典书籍,其中包含很多例子
VerilogQuickRef3up2
- Quick Reference for Verilog HDL
Veilogbook
- 第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL
VerilogHDLshujicaiji
- 基于Verilog HDL设计的自动数据采集系统 介绍了一种采用硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明:该采集系统具有很高的实用价值,极大地提高了系统的信号处理能力。
Verifying_the_Quality_of_Your_Testbench_with_code_
- Testbenches have become an integral part of the design process, enabling you to verify that your HDL model is sufficiently tested before implementing your design and helping you automate the design verification process. It is essential, therefore
MAC
- 本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案,对MAC的功能进行了逻辑划分。据此可以用Verilog HDL或VHDL来加以描述,并进一步用FPCA或ASIC来加以实现,也可做成以太网MAC核.
dpll_fpga
- 基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
2005-9-5-M8AY1EQBIPZD4SWW
- 介绍了一种采用硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明:该采集系统具有很高的实用价值,极大地提高了系统的信号处理能力。
HDL-PPT-2015---Integration
- HDL BusPro Integration. PowerPoint presentation dealer site hdlautomation.com. Describes product and technology.-HDL BusPro Integration. PowerPoint presentation dealer site hdlautomation.com. Describes product and technology.
三角函数的Verilog HDL语言实现
- 以Actel FPGA作为控制核心,通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波,利用Verilog HDL语言实现死区时间可调的SPWM全数字算法,并在Fushion StartKit开发板上实现SPWM全数字算法。(With Actel FPGA as the control core, between 1 and 3 triangular carrier phase difference of 1200 sine wave by natural sampling, rea
Warriors guide to fpgas
- guide book to fpgas and hdl
virtex5_hdl
- Virtex-5 Libraries Guide for HDL Designs
计算机原理与设计:Verilog HDL版
- 计算机原理与设计:Verilog HDL版