当前位置：
首页 资源下载
搜索资源 - input frequency module verilog
搜索资源列表
-
0下载：
verilog 语言写的分频模块，实现用50Mhz的时钟频率分出1hz的频率，也就是一秒的频率-verilog language sub-frequency module, using the 50Mhz clock frequency 1hz separation, that is, the frequency of second
-
-
0下载：
使用verilog编写的模块，输出1080p彩条测试视频，输入时钟频率可以为74.25M或者148.5M(The use of Verilog module, 1080p color video output test, input clock frequency is 74.25M or 148.5M)
-
-
1下载：
题目1：设计一个8位数字显示的简易频率计。要求：
①能够测试10Hz~10MHz方波信号；
②电路输入的基准时钟为1Hz，要求测量值以8421BCD码形式输出；
③系统有复位键；
④采用分层次分模块的方法，用Verilog HDL进行设计。
⑤写出测试仿真程序(Topic 1: Design a simple frequency meter with 8 digits display. Requirement:
It can test 10 Hz ~ 10 MHz square wave si
-
