CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - logic circuit project

搜索资源列表

  1. clock

    1下载:
  2. 这是一个数字时钟的数字逻辑电路,整个工程打包上传,时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point timekeeping, timing alarm clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-17
    • 文件大小:1041615
    • 提供者:ryan
  1. NCLPROJECT

    0下载:
  2. The main objective of the project is to reduce the complexity of the digital circuit with improvement in performance. Two versions of a reconfi gurable logic element are implemented one without extra embedded registration and the other with extr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:6545
    • 提供者:Nagendran
  1. AssignmentP6

    1下载:
  2. 1. For the VHDL model given below (Code List One), compare the FIFOs implementations on CPLD and FPGA. (1) Synthesize and verify (simulate) the VHDL design of the FIFOs (2) For CPLD implementation (fit) of the FIFOs, how many MCs (macrocells)
  3. 所属分类:VHDL编程

    • 发布日期:2015-12-10
    • 文件大小:115895
    • 提供者:魏攸
  1. 7128

    0下载:
  2. 1、掌握运算器的数据传输方式。 2、掌握74LS181的功能和应用。 3、学习并掌握利用CPLD器件通过原理图进行算术逻辑单元的设计。 1、完成16位不带进位位算术、逻辑运算实验。按照实验步骤完成实验项目,了解算术逻辑运算单元的运行过程。 2、通过原理图配置EPM7128的内部电路结构,使其替代分离的算术逻辑运算单元的设计。 -A master computing device data transmission. 2, to grasp the features an
  3. 所属分类:SCM

    • 发布日期:2017-05-07
    • 文件大小:1361413
    • 提供者:冷色系绝恋
  1. Gluttonous-Snake

    0下载:
  2. KeilC 编写的程序,基于80C51芯片+12864液晶屏幕硬件平台,实现贪食蛇程序的例子,包含液晶矩阵键盘驱动,逻辑控制层次的程序代码。由此理解可是顺利移植到其他平台上。附带的protues程序可以调用生成的hex文件观看硬件显示效果。-On the platform of 80C51+12864LCD,the program project can easily implete simple Gluttonous Snake Game funtion.This is a Keil C
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:126602
    • 提供者:谢翔
  1. minwin

    0下载:
  2. logic circuit project samples
  3. 所属分类:software engineering

    • 发布日期:2017-11-27
    • 文件大小:496104
    • 提供者:sddir
  1. lab2parte1

    0下载:
  2. We want to show the values ​ set through the switches SW8-1 on the 7-segment display and HEX0 Hex1. Values ​ ​ are denoted SW4 and SW8-5-one, shown in Hex1 and diplays HEX0, respectively. Your circuit must be able to show the digits 0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1217
    • 提供者:Lais
搜珍网 www.dssz.com