CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - modelsim

搜索资源列表

  1. detector-(1110010)

    0下载:
  2. 序列检测器(1110010)设计 ,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Sequence Detector (1110010) designs, simulation with Quartus 10.0+ modelsim 6.5SE , reports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:163783
    • 提供者:dailanfeng
  1. fir

    0下载:
  2. 使用VHAL语言编写的一个fir滤波器,通过modelsim进行仿真-fir filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8890327
    • 提供者:舒占军
  1. project3

    0下载:
  2. 基于modelsim的单周期cpu图形模拟,可以运行-single-period cpu simulation
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-25
    • 文件大小:42765
    • 提供者:leon
  1. parallel_to_serial_conversion

    0下载:
  2. 熟悉FPGA串并转换思想,并行数据转换为串行数据输出,通过modelsim验证-Familiar FPGA string and convert ideas, parallel data into serial data output via modelsim verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5939264
    • 提供者:
  1. serial_number_check

    0下载:
  2. 序列检测,学习verilog三段式状态机的经典例程,modelsim仿真无误-Sequence Detection, three-state machine learning verilog classic routines, modelsim simulation is correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:431949
    • 提供者:
  1. verilog-hdl(Quartus)

    0下载:
  2. 一个关于Quartusii的软件使用教程,包括Modelsim的仿真教程,比较简单-About Quartusii software tutorials, including Modelsim simulation tutorial, relatively simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8666584
    • 提供者:rainsnowfrost
  1. rgb888_2_rgb565

    0下载:
  2. 从视频序列中提取RGB分量,转换为RGB565,分别保存,用于Modelsim/FPGA仿真-Extracted the video sequence of the RGB components, converted to RGB565, were preserved for Modelsim/FPGA emulation
  3. 所属分类:Special Effects

    • 发布日期:2017-04-08
    • 文件大小:1628
    • 提供者:李辛
  1. modelsim_se_10.0c

    0下载:
  2. modelsim仿真软件,可以在quartus软件上进行时序的仿真,主要可以用QUARTUS生成文件然后导入仿真。-modelsim simulation software, timing simulation in quartus software, mainly be used to generate a file and then import QUARTUS simulation.
  3. 所属分类:software engineering

    • 发布日期:2017-05-02
    • 文件大小:522483
    • 提供者:jack chen
  1. DDS

    0下载:
  2. 基于 altera cyclone Ⅳ EP4CE30F23C8N的DDS原理、设计方案以及源代码。可以直接考入开发板使用,内含modelsim波形图,方便仿真使用-Based on the principle of altera cyclone Ⅳ EP4CE30F23C8N DDS, design programs and source code. Can be directly admitted to the development board, containing modelsim w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7305047
    • 提供者:汪书潮
  1. sync_fifo2

    0下载:
  2. 基于 altera cyclone Ⅳ EP4CE30F23C8N平台开发。包含了sync结构的fifo2原理、设计方案以及源代码。可以直接考入开发板使用,内含modelsim波形图,方便仿真使用-Altera cyclone Ⅳ EP4CE30F23C8N based platform. Includes sync structure fifo2 principle, design and source code. Can be directly admitted to the develop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4423913
    • 提供者:汪书潮
  1. Modelsi_tutorials.

    0下载:
  2. Modelsim 前仿和后仿教程。 -Modelsim before and after imitation imitation tutorials.
  3. 所属分类:software engineering

    • 发布日期:2017-03-31
    • 文件大小:358893
    • 提供者:黄叶楼
  1. trunk

    0下载:
  2. AES128加密解密verilog程序,通过modelsim验证过-AES128 encryption and decryption verilog program, verified by modelsim
  3. 所属分类:Other systems

    • 发布日期:2017-04-17
    • 文件大小:26475
    • 提供者:Frank CHOU
  1. inout-simulation

    0下载:
  2. VERILOG inout端口仿真,modelsim实现,经过验证是好用的-VERILOG inout port emulation, modelsim realization is proven useful. .
  3. 所属分类:Post-TeleCom sofeware systems

    • 发布日期:2017-06-14
    • 文件大小:20560779
    • 提供者:xianbinrao
  1. Trafficlights

    0下载:
  2. 交通灯控制程序,基于Quartus开发,附带测试程序,基于modelsim仿真-traffic lights
  3. 所属分类:Other systems

    • 发布日期:2017-04-12
    • 文件大小:832
    • 提供者:Olaf
  1. fli_c_vhdl_cosimulation

    0下载:
  2. using modelsim foreign language interface for c-vhdl cosimulation and for simulator control on linux x86
  3. 所属分类:software engineering

    • 发布日期:2017-03-30
    • 文件大小:300296
    • 提供者:王小米
  1. matlab_modelsim

    0下载:
  2. MATLAB调用modelsim,验证HDL语言正确性-matlab to modelsim
  3. 所属分类:Other systems

    • 发布日期:2017-04-29
    • 文件大小:237667
    • 提供者:heningwei
  1. heap

    0下载:
  2. program heap in vhdl realise in modelsim
  3. 所属分类:Applications

    • 发布日期:2017-04-12
    • 文件大小:638
    • 提供者:amin
  1. test1

    0下载:
  2. 一 继续熟悉ISE 和Modelsim的使用,按照实验手册进行练习。 二 写一个完整的entity和architecture, 用逻辑函数构建一个1位的全加器,并用ise进行语法检查和 综合。 -Use a continue to familiar with ISE and Modelsim, practice in accordance with the experimental manual. Two write a complete entity and architectur
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3593
    • 提供者:Jin
  1. cdr

    3下载:
  2. 数据时钟恢复,采样8倍率高频时钟进行数据时钟恢复。已通过Modelsim仿真-Data and clock recovery, sampling 8 times the rate of high frequency clock for clock and data recovery. Have been through the Modelsim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1024
    • 提供者:王明明
  1. manchester_encoder

    0下载:
  2. 曼切斯特码解码器verilog程序,已通过ModelSIM仿真,可用-Chester Verilog decoder procedures, has been through the ModelSIM simulation, the available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:679
    • 提供者:王明明
« 1 2 ... 45 46 47 48 49 50»
搜珍网 www.dssz.com