CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - paobiao

搜索资源列表

  1. paobiao

    0下载:
  2. JAVA中定时器的运用,模拟秒表的功能进行计数
  3. 所属分类:JSP源码/Java

    • 发布日期:2008-10-13
    • 文件大小:1.38kb
    • 提供者:林枫
  1. paobiao

    0下载:
  2. 用verilog写的跑表程序--Stopwatch program written by verilog.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:951byte
    • 提供者:李兵
  1. paobiao

    0下载:
  2. 软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒,秒,分”计时功能的数字跑表; 2. 工程在project文件夹中,双击paobiao.ise文件打开工程; 3. 源文件在rtl文件夹中,paobiao.v为设计文件,paobiao_tb.tbw是仿真测试文件; 4. 打开工程后,在工程浏览器中选择paobiao_tb.tbw,在Process View中双击“Simulation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:152.68kb
    • 提供者:李华
  1. paobiao.rar

    0下载:
  2. verilog实现的数字跑表 精确到10ms,verilog digital stopwatch to achieve accurate to 10ms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.93kb
    • 提供者:李丹
  1. paobiao

    0下载:
  2. 给出了数字跑表的源代码,设计了分频模块,实现了真实的时间计数,通过这个工程的训练,能更好的了解Quartus II数字电路开发的过程。-Digital stopwatch given the source code, design the sub-frequency module, the realization of the true count of time, through this project the training, to better understand the Quart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:231.96kb
    • 提供者:张应辉
  1. paobiao.v

    0下载:
  2. 秒表,可暂停,计时,复位,在cadence上运行仿真 -Stopwatch, may be suspended, timing, reset, run simulation in cadence
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-06
    • 文件大小:937byte
    • 提供者:minglang
  1. paobiao

    0下载:
  2. 用硬件描述语言编写的跑表程序。实现了跑表秒到分的记时。-Using hardware descr iption languages stopwatch procedure. Seconds to achieve a stopwatch when the entry points.
  3. 所属分类:Other systems

    • 发布日期:2017-04-03
    • 文件大小:932byte
    • 提供者:格格
  1. paobiao

    0下载:
  2. 一个基于FPGA的数字跑表系统的设计,最小单位是百分表位。采用十进制进位。-FPGA-based digital stopwatch system design, the smallest unit is a digital dial indicator. Binary using the metric system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:42.83kb
    • 提供者:jyb
  1. paobiao

    0下载:
  2. 一个用verilog编的时钟程序A clock with the procedures for verilog-A clock with verilog program for A clock with the procedures for verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:288.57kb
    • 提供者:lee
  1. paobiao

    0下载:
  2. 1)利用51单片机作为主控制器组成一个电子跑表,采用4位LED显示器。 2)上电或RESET后显示000.0。 3)当按下START键时,作为跑表使用,显示范围是:000.0-999.9秒,当按下STOP键时,跑表停止运行,并保留所停位置的时间显示不变。-1) the use of 51 single-chip microcomputer as the master controller of an electronic stopwatch, the four LED displays.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-31
    • 文件大小:806byte
    • 提供者:张宇
  1. paobiao

    0下载:
  2. 实现跑表的一个示例,这是根据书上的示例经过自己调试的.-An example of the realization of the stopwatch, which is based on the book through their own examples of debugging.
  3. 所属分类:CSharp

    • 发布日期:2017-04-16
    • 文件大小:27.52kb
    • 提供者:dick
  1. paobiao

    0下载:
  2. 实现数字跑表功能,该跑表具有复位、暂停、秒表计时等功能。-Digital stopwatch function, the stopwatch with a reset, pause, stopwatch timer functions.
  3. 所属分类:software engineering

    • 发布日期:2017-04-16
    • 文件大小:472.1kb
    • 提供者:刘新
  1. paobiao

    0下载:
  2. 数字跑表,VHDL语言描述,已经过实验,包含有分频计、计数器,显示译码器-It has been tested,and it is described by VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:841.71kb
    • 提供者:高建双
  1. paobiao

    0下载:
  2. 基于Verilog HDL的完整数字跑表工程,在试验机台上运行验证通过了的。 用8位7段数码管分别显示微妙,秒,分。 有开始,暂停,复位功能。 学习VerilogHDL的经典例子,添加了显示功能。-Complete Verilog HDL-based digital stopwatch works in the test machine is running verify pass the platform. With 8-bit 7-segment digital tube sho
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:557.99kb
    • 提供者:alvin
  1. paobiao

    0下载:
  2. 基于stc89c51 的单片机的跑表设计,计时准确,带有防偷跑功能。-Microcontroller-based stc89c51 the stopwatch design, timing accuracy, with anti-Unleashed features.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:950byte
    • 提供者:xuzhijian
  1. paobiao

    0下载:
  2. VHDL实现跑表功能 实现跑表功能-realize time watch
  3. 所属分类:Other systems

    • 发布日期:2017-03-30
    • 文件大小:140.28kb
    • 提供者:ty
  1. DigitalClock

    0下载:
  2. 该数字钟,采用VHDL语言编写,具有即时,跑表,调时,调分,闹铃等功能,另外还可以增加一些功能,例如正点报时等-The digital clock, using VHDL language, with real-time, PaoBiao, adjustable, adjustable, alarm functions, also can add some functions, such as punctual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.27mb
    • 提供者:fushibin
  1. paobiao

    0下载:
  2. verilog代码,跑表计数器程序, 希望能帮到感兴趣的人~-verilog code run led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:829byte
    • 提供者:tulip
  1. paobiao

    0下载:
  2. 用单片机实现跑表功能 由0——999计数 以1 的速度运行-With the single chip microcomputer PaoBiao functions by 0 running to 999 to 1 of the speed of operation punch the three are reset
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:761byte
    • 提供者:武云钢
  1. digital-paobiao

    0下载:
  2. 是在50M CLK 下实现的,通过在数码管上实现进位显示-Digital PaoBiao,which works in the 50 M CLK is under implementation, through pipes in the digital realization that carry
  3. 所属分类:software engineering

    • 发布日期:2017-04-02
    • 文件大小:388.92kb
    • 提供者:唐雅
« 12 3 »
搜珍网 www.dssz.com