搜索资源列表
rs-codec(255-223)
- 这是rs（255，223）编码的verilog源程序。里面有：encode、decode、test－bench等文件。-This is rs (255,223) verilog source coding. Inside : encode, decode, test-bench and other documents.
RS(255-233)decode
- 基于verilog HDL RS(255,223)的编译器源代码-Based on verilog HDL RS (255,223) of the compiler source code
TestRS
- RS编码和纠错算法,程序演示了经典的RS（255，223）码的编码与纠错性能。-RS encoding and error correction algorithms, the program demonstrates the classic RS (255,223) code encoding and error correction performance.
rs_encode
- RS码（255，223）编码程序，符合CCDS标准-RS Code (255,223) coding procedures, in line with standard CCDs
RS_enc_dec_JPL_publ
- RS(255,223)译码程序，且符合标准的CCSDS格式-RS (255223) decoding process, and in accordance with the standards CCSDS format
rs-codec-8-16
- RS[255,223]纠错码verilog源码，包含编码和解码模块，以及testbench等。-Verilog source code for RS[255,223] encoder and decoder, with testbench included.
rs-codec(255-223)
- RS编码是一种纠错码，本程序实现RS（255，223）用FPGA 实现RS编码，程序在Quartus II中调试通过。-RS coding is an error-correcting codes, the procedures for the realization of RS (255,223) with FPGA realization of RS codes, in the Quartus II program through the debugger.
RS_255_223_ENCODER
- 实现RS（255，223）编码，采用Verilog编程-Implementation RS (255,223) coding, using Verilog Programming
RS
- 基于MEA算法的RS（255，223）码的译码软件实现-MEA algorithm based on RS (255,223) code decoding software
RS_255_223_ENCODER
- RS(255,223)编码器程序 从一本书上看到的，很不错的-RS(255,223) encode , very good good good
rs-encoderr
- rs encoder matlab file!!for rs(255,223)
RS(255-223)
- 用matlab实现RS（255,223）的编码，叫噪声，译码，并求出纠错个数，可以正确运行。-RS (255,223) coding using matlab, called noise, decoding, and calculated the number of error corrections, you can run correctly.
(255_223)-RS-decoder
- 使用VHDL实现（255,233）的RS硬件译码器，详细地介绍了(255，223)RS码硬件译码器的实现流程，并且分析了影响处理速率提高的瓶颈因素，采用RiBM算法实现译码-Use VHDL (255,233) RS hardware decoder, a detailed descr iption of the (255,223) RS code hardware decoder implementation process, and analyze the bottleneck factor
encode
- RS（255，223）编码器，已实际运用到产品中-RS (255,223) encoder has actually applied to products
matlab
- RS(255,223)与卷积码（2,1,7）的级联码，有编译码的各个模块-RS (255,223) and the convolution code (2,1,7) cascade yards, encoding and decoding of each module
rs_code_modify
- RS(255,223)的编译码，其中校验位在前，信息位在后，测试正确。-RS (255,223) codec, which the parity bit first, bits of information, the test correctly.
rs_code-
- RS(255,223)的编译码的实现代码，校验位在后，信息位在前-RS (255,223) codec implementation code, the parity bit in the information bit first
RS_Encode_Decode
- RS(255,223)编解码算法。verilogHDL代码实现，在XILINX的芯片上得到验证。不包含任何IP核，方便移植到任何FPGA芯片。-RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.
rs255,223
- c语言实现rs（255,223）编码及译码(C language to implement rs (255223) encoding and decoding)
适用于CCSDS标准的RS(255,223)码编码器设计.zip
- 摘 要:研究了在 CCSDS 标准下 RS 编码器的时域编码方法。分析了 RS 码的编码原理,基本单元电路设计,包括有限域加法器和乘法器,并着重阐述了自然基下常系数并行乘法器的实现方法。在此基础上,选用系数对称的生成多项式,在 OuarusⅡ5.0编译环境下设计了 RS(255.223)对称结构的编码器,节约了硬件资源,给出了仿真结果图,经检验输出结果正确。采用此方法设计的 RS(255,223)编码器具有控制单元简单、模块结构规则,易于FPGA 实现,可用于高速场合等特点