当前位置：
首页 资源下载
搜索资源 - vhdl ddr controller
搜索资源列表
-
1下载：
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M-DDR controller VHDL source code. Using FPGA DDR interface controller, applicable to Altera FPGA, the highest frequency available 100M
-
-
0下载：
DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA,DDR RAM controller VHDL source code, the realization of Lattice FPGA platform is
-
-
0下载：
使用MIG工具生成DDR控制器的技术介绍-Using the MIG tool to generate the DDR Controller Technology
-
-
0下载：
DDR SDRAM控制器的VHDL源代码，含详细设计文档。
The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect
choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock
Manager (DCM) provides t
-
-
1下载：
基于VHDL编写的DDR-SDRAM控制器的编程，目前是业界常用的RAM控制器-VHDL prepared based on the DDR-SDRAM controller programming, is currently the industry s commonly used RAM controller
-
-
0下载：
ALTERA公司DDR ram controller资料-ALTERA company DDR ram controller information
-
-
0下载：
ddr sdram controller datd module source code
-
-
0下载：
这个设计是使用Virtex-4实现DDR的控制器的，设计分为三个主要模块：Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。-This design is the use of Virtex-4 implementation of the DDR controller, the design is divided into three main modules: Fron
-
-
1下载：
DDR and DDR DIMM Controller
-
-
0下载：
ddr 的fpga 控制器的实现 仿真正确-ddr controller fpga to achieve the correct simulation
-
-
0下载：
xilinx的ddr sdram控制器文档-xilinx of ddr sdram controller documentation
-
-
0下载：
这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400
(PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。-This is the xilinx application note xapp851 the Chinese version. This application note describes
-
-
0下载：
包含图像采集、i2c设计及混合语言仿真、DDR控制器以及一些小程序，供学习使用-Includes image acquisition, i2c design and mixed-language simulation, DDR controller, and a number of small programs for learning to use
-
-
1下载：
DDR控制器
- 用XILINX Virtex II FPGA实现
- 使用DDR MT46V16M16作为仿真模型
- 通用化-DR SDRAM Controller Core
- has been designed for use in XILINX Virtex II FPGAs
- works with DDR SDRAM Device MT46V16M16 without changes
- may be easily adapted
-
-
0下载：
DDR controller source code and test bench in VerilogHDL. It is very useful to develop DDR project.-DDR controller source code and test bench in VerilogHDL.
-
-
0下载：
DDR控制器的设计参考，包含有中文说明文档-DDR controller design for reference, including documentation in Chinese
-
-
0下载：
用Virtex4系列FPGA实现DDR控制器的技术介绍-With Virtex4 series FPGA to achieve DDR Controller Technology
-
-
0下载：
DDR2控制器设计原码,可以在FPGA上测试通过,并对外部的ddr memory进行读写访问.-DDR2 controller design of the original code, can be tested through the FPGA, and external ddr memory read and write access.
-
-
0下载：
DDR SDRAM Controller design
-
-
0下载：
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA。-DDR controller VHDL source code. FPGA implementation using DDR interface controller for Altera' s FPGA.
-
