搜索资源列表
EXPT43_cnt10
- 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器
Count
- 基于FPGA图形方法的同步模231计数器(设秒脉冲已给) -Graphical method based on the synchronous FPGA module 231 counter (pulse has been set up to)
ftctrl
- 基于FPGA实现的32位计数器,可控制计数位宽。-FPGA-based implementation of the 32-bit counter, can control the counting bits wide.
lab3_files
- 基于FPGA 计数器的分析及源代码 和怎样写testbench-FPGA counter-based analysis and source code, and how to write testbench
isen
- 基于FPGA设计工具Xilinx ISE 编写的程序代码 包含有计数器,状态转移码,交通灯,时序约束等程序-Program code written based on FPGA design tools Xilinx ISE includes procedures such as counters, state transition code, traffic lights, timing constraints
Example7
- 一个基于FPGA的步长可变加减计数器的小程序,时钟输入,增、减控制信号,转换结果。-An FPGA-based variable step-down counter applet, a clock input, add, subtract control signal, the conversion result.
Johnson_counter
- 基于FPGA的Jhonson计数器,能用按键控制流水灯-FPGA-based Jhonson counter, can control buttons light water
a
- 基于fpga的vhdl十进制 计数器,简单好用-Decimal counter vhdl fpga-based, easy to use
clk_1024
- 基于FPGA的工程文件,是一个10位计数器的源码,适合分频使用-FPGA-based project file, is a 10-bit counter source for crossover use
counter_16
- 基于ISE14.7开发的模16的计数器,使用的FPGA开发板为Spartan 3E Start Kit-Based on the development of mold counter ISE14.7 16, FPGA development board used for the Spartan 3E Start Kit
CNT4_S
- 该程序为运用VHDL语言,基于FPGA平台实现的一个四进制的计数器。-The program for the use of VHDL language, FPGA-based platforms to achieve a quaternary counter.
counter_johnson
- 基于FPGA,CPLD嵌入式系统的Verilog语言,用于实现Johnson计数器。-base on the FPGA or DPLD,to complement the Johnson counter.
counter60
- 基于FPGA的模60计数器,实现0-59计数,四个数码管后两个显示十位和个位,拨盘按钮P11为复位键。-FPGA-based mold 60 counters to achieve 0-59 counts, two of the four digital tube display after ten and a bit, dial button P11 for the reset button.
counter1
- 附件包括两个内容1.基于FPGA原理图设计的十进制计数器的ISE工程2.指导书一份。采用的软件平台是ISE13.3,硬件平台是Spartan-3E。-Appendix includes two contents of 1 based on the decimal counter FPGA schematic design of the ISE project a 2 guide book. The software platform is ISE13.3, the hardware platfo
TLC1620
- 基于FPGA的Verilog语言实现的六十进制计数器-FPGA-based Verilog language implementation of six decimal counter
FPGAbasedprogramable-PROWER
- 本设计提出了一个基于FPGA的程控稳压电源的方案。通过按键向FPGA输入信号,FPGA得到“十位”和“各位”计数脉冲信号,通过计数器模块计数,内部计数器的信号一路送给外部显示电路来显示当前的电压值,另一路经过D/A转换器(DAC0832)输出模拟量,再经过运算放大器隔离放大,控制输出功率管的基极,随着功率管基极电压的变化而输出不同的电压,同时实现双路输出。实际测试结果表明,本系统具有易调节,高可靠性,操作方便,电压稳定度高,其输出电压采用了数字显示的特点。-This design present
21ic_VIVADO-verilog
- vivado 下的可逆计数器项目,使用VERILOG语言编写,基于FPGA -vivado 下的可逆计数器项目,使用VERILOG语言编写,基于FPGA v
counter60
- 基于FPGA的模60计数器,实现0-59计数,四个数码管后两个显示十位和个位,拨盘按钮P11为复位键。-FPGA-based mold 60 counters to achieve 0-59 counts, two of the four digital tube display after ten and a bit, dial button P11 for the reset button.
FPGA-8253
- 本文就基于 FPGA微机与接口实验平台设计的问题,首先讲述了 核心板的设计。在 FPGA基础上,以可编程计数器 / 定时器 8253 和可编程并行控制器 8255为例,并介绍了 8255 和 8253 接口芯片,用 VHDL语言设计了8255 和 8253 的功能,最后在 ModelSim SE开发软件上实现了编译、调试、-In this paper, based on FPGA computer and interface experimental platform design issues
counter10_11
- 基于FPGA制作异步清零,同步计数的十进制计数器(FPGA based asynchronous zero clearing, synchronous counting decimal counter)