CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 计数器

搜索资源列表

  1. cout60

    0下载:
  2. 用VHDL语言编写的60进制计数器,初学者使用-VHDL language with the 60 binary counter, for beginners to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:556
    • 提供者:QF
  1. Infraredreflectivechannelcounter

    0下载:
  2. 红外线反射式通道计数器 (1)能够对通道内进出的人数进行统计; (2)当有人进入时自动加一,反之自动减一; (3)有效作用距离 〉20cm; (4)至少一位数码管显示。 -Infra-red reflective channel counter (1) be able to access statistics on the number of people inside and out (2) When someone entered automatically add o
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:306324
    • 提供者:zhongguangxi
  1. ModifyInstruction

    0下载:
  2. 数字环路滤波器是由变模可逆计数器构成的。 该计数器设计为一个17 位可编程(可变模数) 可逆 计数器,计数范围是,由外部置数DCBA 控制-Digital loop filter is composed of variable-mode reversible counter. The counter is designed to a 17-bit programmable (variable modulus) reversible counter, counting range is s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:656
    • 提供者:xxx
  1. counter6_t10jia

    0下载:
  2. 这是一个用VHDL编写的十进制计数器程序通过编译-This is a work written in decimal counter VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:136323
    • 提供者:huguangzhou
  1. 8253

    0下载:
  2. 用于计数器实验,运行环境为Winxp Xingyan集成环境-For the counter experiments, operating environment, integrated environment for Winxp Xingyan
  3. 所属分类:assembly language

    • 发布日期:2017-04-10
    • 文件大小:975
    • 提供者:何斌
  1. vhdl

    1下载:
  2. 100进制计数器的设计 -100 binary counter design
  3. 所属分类:Other systems

    • 发布日期:2017-04-05
    • 文件大小:659
    • 提供者:冷与
  1. 8sfdsd

    0下载:
  2. 用VHDL实现的八位可逆计数器,可作为交流学习使用。-VHDL implementation with eight reversible counter can be used as the exchange of learning to use.
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-11
    • 文件大小:540
    • 提供者:陆舰宇
  1. ElectronicClockandsimulationwithVHDL

    0下载:
  2. 电子时钟VHDL程序与仿真。包括:10进制计数器设计与仿真,6进制计数器设计与仿真,24进制计数器设计与仿真.-Electronic Clock and simulation of VHDL program. Includes: 10 binary counter design and simulation, 6 binary counter design and simulation, 24 binary counter design and simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:63221
    • 提供者:Zhu
  1. chashengboceju

    2下载:
  2. AT89S52单片机控制的超声波测距,主程序首先对系统环境初始化,设置定时器T0工作模式为16位的定时计数器模式,置位总中断允许位EA并给显示端口P0和P2清0。然后调用超声波发生子程序送出一个超声波脉冲,为避免超声波从发射器直接传送到接收器引起的直接波触发,需延迟0.1ms(这也就是测距器会有一个最小可测距离的原因)后,才打开外中断0接收返回的超声波信号。由于采用12MHz的晶振,机器周期为1us,当主程序检测到接收成功的标志位后,将计数器T0中的数(即超声波来回所用的时间)按下式计算即可测得
  3. 所属分类:SCM

    • 发布日期:2015-01-27
    • 文件大小:173647
    • 提供者:刘翔
  1. mymcaculor

    0下载:
  2. matlab计数器,一个小程序,供学习者用-matlab counter, a small program for learners with
  3. 所属分类:matlab

    • 发布日期:2017-03-29
    • 文件大小:2903
    • 提供者:zxf
  1. count100

    1下载:
  2. 用VHDL语言编写的100进制计数器,计数到99后清零-VHDL language with the binary counter 100, count to 99 after the clear
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-29
    • 文件大小:45080
    • 提供者:王沙沙
  1. digital-frequency

    0下载:
  2. 数字频率计 采用Verilog语言编写,分为8个模块,分别是计数器,门控,分频,寄存器,多路选择,动态位选择,BCD译码模块-Digital frequency meter using Verilog language, divided into eight modules, namely, the counter, gated, frequency, register, multiplexer, Dynamic Choice, BCD decoding module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1265776
    • 提供者:multidecoder
  1. jishuqi

    0下载:
  2. 计数器,十进制计数器,完成计数的功能,满10进1-Counter, the decimal counter, the completion of counting functions, into a full 10
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:527
    • 提供者:逸远
  1. jishuqi

    0下载:
  2. 0-999计数器,51系列例程,带有实验说明文档。-0-999 counters, 51 routines, with the experimental documentation.
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:122123
    • 提供者:t6100
  1. 9999

    0下载:
  2. 9999计数器 包含数码管等相关的设备-9999计数器 包含数码管等相关的设备
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:227921
    • 提供者:bbc
  1. 3

    0下载:
  2. 设计一个10进制同步计数器,带一个清零端,一个进位输出端。-Design a synchronous counter 10, with a clear end, a carry output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5981
    • 提供者:李小勇
  1. CNT10

    0下载:
  2. 十进制计数器,实现异步复位,同步清零功能, 方法简单易行,通过时序验证.-Decimal counter, asynchronous reset, synchronous clear function, simple and easy, by timing verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:201253
    • 提供者:寒星
  1. 2010011022

    0下载:
  2. 在电子领域内,频率是一种最基本的参数,并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。由于频率信号抗干扰能力强、易于传输,可以获得较高的测量精度。因此,频率的测量就显得尤为重要,测频方法的研究越来越受到重视。   频率计作为测量仪器的一种,常称为电子计数器,它的基本功能是测量信号的频率和周期频率计的应用范围很广,它不仅应用于一般的简单仪器测量,而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。在数字电路中,数字频率计属于时序电路,它主要由具有记忆功能的触发器构成。在
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:611328
    • 提供者:程琳
  1. AutoCounter

    0下载:
  2. 经典的汇编实验程序-工业自动计数器实验,非常适合学生用作实验。-Compilation of classic experimental procedures- experimental industrial automatic counters, very suitable for students for experiments.
  3. 所属分类:assembly language

    • 发布日期:2017-04-13
    • 文件大小:1618
    • 提供者:曹江
  1. 16bit

    0下载:
  2. 16位定时计数器内附详细说明和注释 呵呵呵呵呵呵 欢迎下载-16-bit timer counter containing detailed instructions and comments are welcome to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:54534
    • 提供者:胡正刚
« 1 2 3 4 5 6 78 9 10 11 12 ... 50 »
搜珍网 www.dssz.com