CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:张***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. jishi999999

    0下载量:
  2. 程序实现6位计数器,000000~999999,有一个使能信号en,将使能信号en由FPGA的引脚68接入,使用信号发生器产生方波,en信号为1的时候计数器计数,对于输入方波的幅值调为3.3V,可发现计数器计数一段时间会停止,然后接着计数。-Program six counters, 000000 999999, an enable signal en enable signal en by the FPGA pin 68 access, using the signal generator t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:703644
搜珍网 www.dssz.com