CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:a**

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. AND_GATE

    0下载量:
  2. 执行“与”运算的基本门电路。有几个输入端,只有一个输出端。当所有的输入同时为“1”电平时,输出才为“1”电平,否则输出为“0”电平。-Perform basic gate "and" operation. There are several input, there is only one output. When all the input for the "1" at ordinary times at the same time, the output for a "1" level, o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:375283
搜珍网 www.dssz.com