搜索资源列表
Event
- 使用事件对象进行线程同步:先创建线程，然后向内存中复制数据，被创建的线程等待置位事件，在读内存-Use the event object for thread synchronization: first create a thread, and then copy the data to the memory, was created by a thread to wait for the set events, reading the memory
fjq1
- 介绍了在数字语音通信中, 利用在系统可编程技术和复杂可编程逻辑器件CPLD, 实现了数字语音的复接和分接 对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明, 系统工作稳 定可靠, 设计是成功的。-Describes the digital voice communications, the use of in-system programmable technical and complex programmable logic devic
sy3
- 多路信号复用基带系统的建模与设计,按位同步复接并掌握四路同步复接器的VHDL设计及系统的时序仿真。-library ieee use ieee.std_logic_1164.all use ieee.std_logic_unsigned.all
基于FPGA的巴克码发生器与识别器的设计
- 详细介绍了7位巴克码以及帧同步，7位巴克码与帧同步的关系。-Details of the seven Barker code and frame synchronization, 7 Barker code and frame synchronization relationship.
3
- 设计一个10进制同步计数器，带一个清零端，一个进位输出端。-Design a synchronous counter 10, with a clear end, a carry output.
XC800_FOC_KEIL
- 英飞凌8位单片机 XC800系列（XC888,XC886等）马达空间矢量控制FOC，KEIL编译调试。适用于无传感器BLDC或永磁同步电机。效率高，噪声低，变频成本相对较低-Infineon XC800 family of 8-bit MCU (XC888, XC886, etc.) the motor space vector control FOC, KEIL compiler debugging. Apply sensorless BLDC or PMSM. High efficiency
Qpsk_ilovematlab
- QPSK信号的盲解调，假定接收端已经实现载波同步，位同步-Blind demodulation of QPSK signals, assuming the receiver has achieved synchronization, bit synchronization
Digital-Communicating-System
- 基于FPGA的数字通信系统，主要包含编译码模块，位同步模块，基于nios的片上系统合成模块。-FPGA-based digital communications system, the main module contains the encoding and decoding, bit synchronization modules, chip-based system nios synthesis module.
wtb
- 简单实现位同步，适合初学者译码成功！请验收-very good，please trust me!!!!!!
can-bus-bit-timing-setting
- 在CAN总线中,位定时有一点小错误就会导致总线性能严重下降。虽然在许多情况下，位同步会修补由于位定时设置不当而产生的错误，但不能完全避免出错情况，并且在遇到两个或多个CAN节点同时发送的情况时，错误的采样点会使节点启动错误认可标志，使节点不能赢得总线上的任何活动。因此要分析、解决这样的错误就需要对CAN总线位定时中的位同步和CAN节点的工作过程有一个深入的了解。本文描述了CAN总线位同步的运行规则以及如何对位定时的参数进行设置。-In the CAN bus, there is a little
bit-sychronization
- 全数字锁相环实现位同步，通过3个触发器实现码元的边沿提取。基带码采用M序列仿真。-DPLL to achieve bit synchronization, achieved through three trigger symbol of the edge extraction. Baseband codes using M-sequence simulation.
gps
- 极弱信号环境下GPS 位同步和载波跟踪技术-Bit Synchronization and Carrier Tracking for Very Weak GPS Signals
CommunicationSystem
- 使用QPSK调制方式的简单的通信系统，包含载波同步位同步等模块-a simple communication system, using QPSK modulation, including bit synchronization and carrier synchronization
All-DigitalQPSK-Demodulator
- Altem公司quartus II 8．1开发环境下，完成了中频全数字解调器的FPGA实现，并对数 字下变频、载波同步、位同步等解调器的核心模块设计进行了详细的分析和说明，给出 了实现框图和仿真波形。同时在本设计中应用了Altera公司的NiosII软核处理器技术， 用于载波的大频偏校正和解调器各个部分的监测和控制。最后给出了QPSK中频全数字 解调器关键性能指标的测试方法和测试结果，测试结果表明本设计达到了预期的性能指 标要求。-The Algorithm is con
ps_for
- 简单的同步码捕获程序，用于直接序列扩频的位同步-Simple synchronization code acquisition process for bit synchronization of direct sequence spread spectrum
decoder
- 设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收到的串行数据的格式为：4位同步码“1010”，4位数据（高位在前），1位奇校验码（对前8位数据校验）。解码电路检测到校验位正确后，输出数据及一个时钟周期的数据有效脉冲。如果校验位错误，则不输出数据，也不输出数据有效脉冲。画出状态转移图，标明各个状态的转移条件和输出-Design of remote control receiving and decoding circuit. The circuit receives th
BPSK-Gardner
- 位同步例程源代码，BPSK的位同步gardner算法-BPSK synchronization gardner algorithm
gardner
- 位同步例程源代码，gardener算法的-Bit synchronization routines source code, gardener algorithm
gg
- 这代码讲述的是位同步信号的VHDL实现,希望喜欢,-realization of bit synchronized signal with VHDL
main_bitloop
- 位同步程序，本程序通过早迟门的结果，通过相位误差鉴别器和环路滤波器和DCO，来达到位同步。-Bit synchronization program, this program, the results of the early-late gate phase error discriminator and loop filter and DCO to achieve bit synchronization.