CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 数字锁相环

搜索资源列表

  1. Voltage_Controlled_LC_Oscillator

    0下载:
  2. 电压控制LC振荡器,采用凌阳十六位单片机SPCE061A完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术,由SPCE061A实现对PLL数字频率合成器的控制。此程序基于凌阳十六位单片机SPCE061A的u nSP IDE开发环境。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:11096
    • 提供者:刘英
  1. pllddfs

    0下载:
  2. 一种基于锁相环的数字频率合成器的设计
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:112158
    • 提供者:周真
  1. Matlabquanshuzisuoxianghuanfangzhenmoxing

    0下载:
  2. 在总结前人提出的一些锁相环仿真模型的基础上,用Matlab语言构建了一种新的适用于全数字仿真模型。
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:243795
    • 提供者:
  1. ACarrierTrackingAlgorithmBasedOnFPLL

    2下载:
  2. 介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化,基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引,锁相环路滤波器可以设计得很窄,具有很好的抑噪性能,满足精确跟踪载波相位的要求。因此,该基于FPLL的载波跟踪算法可以适应信号存在较大的动态范围和噪声干扰的应用环境;同时,其鉴频鉴相算法表达式简单,易于用可编程数字器件实现。
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:162627
    • 提供者:何宁
  1. PhaseNoise.rar

    0下载:
  2. 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技术的 发展和应用。文章最后给出了在GHz 量级上实现的这种新型小数分频合成器的应用电路, 并测得良好的相噪性能。,Fractional-N technology to s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:286509
    • 提供者:朱成发
  1. pll

    0下载:
  2. 数字通信中的锁相环(PLL)完整程序,包括噪声处理,可用于GPS的的跟踪和捕获-the matlab code of PLL ,including how to deal with the noise ,which can be used to acquiring and tracking on GPS
  3. 所属分类:matlab

    • 发布日期:2017-03-22
    • 文件大小:4252
    • 提供者:天王
  1. video_process_base_on_DSPandFPGA

    0下载:
  2. 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
  3. 所属分类:Special Effects

    • 发布日期:2017-04-04
    • 文件大小:547256
    • 提供者:John
  1. c

    0下载:
  2. wcdma里面扩频所需的0号扰码源文件,并产生S行曲线,实现超前滞后门位同步-this is GOOD!
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-01
    • 文件大小:15912
    • 提供者:vann
  1. Costas

    1下载:
  2. 介绍组成数字Costas环的锁相环和锁频环的应用-Describes the composition of digital Costas loop PLL and the locking ring in
  3. 所属分类:File Formats

    • 发布日期:2017-04-09
    • 文件大小:2072280
    • 提供者:吴华明
  1. The-measuring-of-vehicle-speed-and-spread-of-axies

    1下载:
  2. 电路中使用了锁相环音频译码器LM567。LM567是一种模拟与数字电路组合器件,其电路内部有一个矩形波发生器,矩形波的频率由5、6脚外接的R、C值决定。输入信号从3脚进入LM567后,与内部矩形波进行比较,若信号相位一致,则8脚输出低电平,否则输出高电平。8脚是集电极开路输出,使用时必须外接上拉电阻。 将LM567第5脚上幅值约为4V的标准矩形波,通过R1引至三极管VT1的基极,使接在VT1发射极的红外线发射管导通并向周围空间发出调制红外光。-PLL circuit used in the
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2015-10-25
    • 文件大小:3401728
    • 提供者:scylla
  1. beipinqilunwen

    0下载:
  2. 用微型计算机控制锁相环(PLL)可对计量光栅信号进行数字倍频 用这种挂 术产生的角度定标脉冲去量度齿轮侍动链误差比用时钟脉冲夸理,布助于蓰壹考粤 仪器的动态检测精度.-Phase-locked loop with a micro-computer control (PLL) can be grating on the measurement of digital harmonic signal generated with this hanging point calibration t
  3. 所属分类:matlab

    • 发布日期:2017-03-28
    • 文件大小:119441
    • 提供者:owen
  1. suoxianghuan

    0下载:
  2. 1.了解锁相环的工作原理。 2、学习使用Cyclone器件中的嵌入式锁相环。 3、掌握数字存储示波器的使用方法。 4、测试嵌入式锁相环输出信号的特性。 -1. To understand the working principle of phase-locked loop. 2, learning to use Cyclone devices in the embedded phase-locked loop. 3, the digital storage oscilloscop
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-03-31
    • 文件大小:27644
    • 提供者:shanxu
  1. lm3s1138_adc

    0下载:
  2. 基于《Stellaris外设驱动库》的例程:处理器直接触发ADC采样 本实验演示配置ADC采样序列0,通过处理器直接触发ADC采样,ADC模拟量需从外部输入(ADC0),最大不能超过3.0V,因为ADC内置的参考电压为3.0V。 在进行ADC配置之前,必须首先进行PLL锁相环配置(详见EasyARM1138例程\02 SysCtl(系统控制)\3 锁相环PLL设置)。错误配置PLL将使系统进入异常。 ADC采样得到的数字量将利用超级终端从串口读出 。本开发板采用US
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:43352
    • 提供者:小强
  1. TheStudyofSimulationforTracingSatelliteDopplerShif

    0下载:
  2. 。利用理想二阶锁相环构造了三阶 环,对其捕获带宽、时间响应特性、稳定性和误差响应特性进行了仿真研究,分析了三阶环的参数选择 原则和跟踪卫星多普勒频偏的能力,并给出了环路滤波器的数字实现框图-. Ideal second-order phase-locked loop constructed using the third-order loop, its capture bandwidth, time response, stability and response characteris
  3. 所属分类:Applications

    • 发布日期:2017-04-04
    • 文件大小:187873
    • 提供者:herui
  1. ControlSystemCalibration

    0下载:
  2. 使用matlab进行系统的超前和滞后校正,以使得所设计系统达到想要的性能。-Matlab systematic use of lead and lag correction, designed to make the system to achieve the desired performance.
  3. 所属分类:matlab

    • 发布日期:2017-04-08
    • 文件大小:57096
    • 提供者:xiezunzhong
  1. The_shortwave_high-speed_QAM_signal_fast_without_j

    0下载:
  2. 一种短波高速QAM信号快速无抖动码元同步方案的设计,文章基于Gardner定时误差检测算法、预滤波和一阶过零检测锁相环理论,结合卡尔曼 滤波算法,设计了一种快速无抖动的短波高速QAM信号全数字解调码元同步方案,从理论上 推导了方案中各个参数的设置方法,并在不同的信道环境下测试算法的性能,仿真结果显示 该方案具有优良的性能。 -A short high-speed QAM signal symbol timing quickly without jitter in the desi
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-29
    • 文件大小:191331
    • 提供者:longx
  1. dpll

    0下载:
  2. 本工程为锁相环,采用全数字系统设计,输出频率在10M~100M之间!可改进。-This project is phase-locked loop, all-digital system design, the output frequency between the 10M ~ 100M! Can be improved.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:437615
    • 提供者:小吴
  1. weitb

    0下载:
  2. 在数字通信中,通常直接从接收到的数字信号中提取位同步信号,这种直接法按其提取同步信号的方式,大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法,本设计方案就是基于锁相环的位同步提取方法,能够比较快速地提取位同步时钟,并且设计简单,方便修改参数。采用Quartus II设计软件对系统进行了仿真试验,并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication, usually from receiving direc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:596356
    • 提供者:dandan
  1. ANOlog_TMS320F28335

    6下载:
  2. 本装置采用单相桥式DC-AC逆变电路结构,以TI公司的浮点数字信号控制器TMS320F28335 DSP为控制电路核心,采用规则采样法和DSP片内ePWM模块功能实现SPWM波。最大功率点跟踪(MPPT)采用了恒压跟踪法(CVT法)来实现,并用软件锁相环进行系统的同频、同相控制,控制灵活简单。采用DSP片内12位A/D对各模拟信号进行采集检测,简化了系统设计和成本。本装置具有良好的数字显示功能,采用CPLD自行设计驱动的4.3’’彩色液晶TFT LCD非常直观地完成了输出信号波形、频谱特性的在线
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-09-24
    • 文件大小:5020186
    • 提供者:徐徐
  1. SOPC

    0下载:
  2. SOC(System On a Chip)称为片上系统,它是指将一个完整产品的功能集成在一个芯片上或芯片组上。SOC中可以包括微处理器CPU、数字信号处理器DSP、存储器(ROM、RAM、Flash等)、总线和总线控制器、外围设备接口等,还可以包括数模混合电路(放大器、比较器、A/D和D/A转换器、锁相环等),甚至延拓到传感器、微机电和微光电单元。 -SOC (System On a Chip) is called on-chip system, which refers to a comple
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-19
    • 文件大小:5406054
    • 提供者:林崇坤
« 1 2 ... 6 7 8 9 10 1112 13 »
搜珍网 www.dssz.com