搜索资源列表
VHDLDPLL
- 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。-relatively good technical article, "based on VHDL DPLL the design" a key part of the source code.
zicaiyang
- 技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值-technical article, "Since sampling proportional integral control DPLL performance analysis and achieve" a certain reference value
pll_LMX1601
- 一个汇编写的锁相环程序，直接用来控制国半的LMX1601芯片，也可参考控制其它PLL IC-a compilation of written procedures PLL directly used to control half the country LMX1601 chips, Reference may also control other PLL IC
verilogpll1234
- 基于verilog的全数字锁相环的设计，基于verilog的全数字锁相环的设计。-verilog DPLL the design, verilog based on the DPLL design.
dtf-test
- 89C54构成MC4511锁相环稳定性扫描测试仪器，-89C54 constitute MC4511 PLL stability scan testing equipment
PLL_System_Sim_for_matlab
- 仿真锁相环系统，可以仿真锁定时间。不同的环路带宽对系统的非理想特性！-PLL simulation system that can lock simulation time. Different loop bandwidth of the system of non-ideal characteristics!
pll
- 关于锁相环的MATLAB的仿真程序，其中有详细的注释，希望它能能对你的能有所帮助-PLL on the MATLAB simulation program, including a detailed Notes hope it can be your right, can be helped
costas8
- 用软件锁相环解调QPSK的simulink仿真,希望有帮助-software PLL QPSK demodulator the simulink, with the hope of helping
my_MC145152
- 本人正使用完毕的芯片，MC145151,锁相环芯片，可以用单片机进行控制，实用-I are using the completed chip MC145151, the PLL chip microcontroller can be used to control practical!
FS8160PLL
- FS8160的PLL锁相环电路原程序，该程序为锁定800M频率，已经应用在无线发射上面。-FS8160 PLL circuit original procedures, the procedures for locking 800M frequency, has been used in wireless fired above.
VHDL_PLL
- 介绍了锁相环PLL的实现原理，可以为VHDL实现PLL提供参考。-introduced PLL PLL The principle for VHDL PLL reference.
dpll0226
- 用一片CPLD实现数字锁相环,用VHDL或V语言.-with a DPLL CPLD, VHDL or V language.
DPLL0227+V+qt6
- 用一片CPLD实现数字锁相环,用VHDL或V语言.-with a DPLL CPLD, VHDL or V language.
pll1218
- 用一片CPLD实现数字锁相环,用VHDL或V语言.-with a DPLL CPLD, VHDL or V language.
DPLL1lp
- 频带数字通信中，频带一阶锁相环simulink模型-band digital communications, a frequency band PLL Simulink model
digital_loopback
- 基于ti公司6713dsp的数字锁相环，运行环境为ccs3.1。希望有所帮助。-ti-based company 6713dsp the DPLL, the operating environment for ccs3.1. Want some help.
060107[1].pdf
- 全数字锁相环,包括ＤＰＤ，ＤＬＦ，ＤＣＯ．-DPLL, including the DPD, DLF, the making.
grew
- 为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数 学模型 ,并结合 Simulink 给出仿真结果。理论和实验证明 ,该系统既可作为测量 DVD Jitter 的硬件电路设计的参考 ,也可作 为软件设计的工具。-DVD to the Jitter measurement, the burning need
sdui
- 用数值计算方法研究三阶锁相环的非线性性能及其改善途径.建立具有正弦鉴相特性的三阶锁相 环的动态非线性微分方程 ,通过编制数值解程序 ,求出不同条件下的相轨迹和时间响应图 ,分析了电路参数和初 始条件对三阶锁相环非线性性能的影响 ,并提出改善非线性性能的途径.-numerical calculation method PLL third-order nonlinear properties and improved ways. Establish special sinusoidal ph
s72369
- 508a的控制锁相环的程序，这次不会重了吧 老子自己写的-508a of the PLL control procedures, this will never come to the point I wrote it myself