CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilog

搜索资源列表

  1. DDR2-verilog

    1下载:
  2. Verilog程序设计实例中,DDR部分的程序代码-Verilog programming example, DDR part of the program code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-05
    • 文件大小:1221632
    • 提供者:林传正
  1. Verilog-dds

    0下载:
  2. 用Verilog实现的DDS,直接频率合成器,相位可调。-Verilog DDS generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1184715
    • 提供者:fu
  1. verilog-mac

    0下载:
  2. 这是一个以太网的mac程序,verilog写的,可方正 可实现-this is a mac implementation using verilog,you can emulate it or implement it directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:128322
    • 提供者:王凯
  1. verilog--divide-programs

    0下载:
  2. verilog任意分频程序,包括奇数倍分频和偶数倍分频,占空比为50 ,QuartusII上验证程序有效-verilog every divide programs, including an odd multiple divider and even multiple frequency, duty cycle 50 , the QuartusII on the verification process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:578123
    • 提供者:ni husheng
  1. verilog

    0下载:
  2. verilog HDL 入门学习的源代码。 包括双向语法,计数器,状态机,锁存器,uart等-Introduction to learning verilog HDL source code. Including two-way grammar, counters, state machines, latches, uart, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3319
    • 提供者:鲁东
  1. Advanced-Digital-Design-with-the-Verilog-HDL-CODE.

    0下载:
  2. 《Verilog HDL高级数字系统设计》(Michael D. Ciletti著) Verilog HDL源代码-" Verilog HDL Advanced Digital System Design" (Michael D. Ciletti a) Verilog HDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1070296
    • 提供者:曹氏
  1. A > B gate Verilog HDL

    0下载:
  2. Just a Code to help with Verilog HDL
  3. 所属分类:汇编语言

    • 发布日期:2014-05-06
    • 文件大小:479
    • 提供者:pgrondalski
  1. tlv2553 verilog

    0下载:
  2. tlv2553 verilog TI 的ad转换芯片 在modelsim 上进行波形仿真
  3. 所属分类:VHDL编程

    • 发布日期:2014-06-03
    • 文件大小:1194
    • 提供者:sunlu__1988
  1. FPGA 正交编码 verilog

    1下载:
  2. 用Verilog写的2倍频率正交编码的仿真测试程序,仿真波形已经调出
  3. 所属分类:VHDL编程

  1. Advanced Digital Design with the Verilog HDL

    0下载:
  2. Advanced Digital Design with the Verilog HDL (M.D.Cilett)
  3. 所属分类:编程文档

    • 发布日期:2016-02-15
    • 文件大小:22797291
    • 提供者:rukzak
  1. IEEE Standard for Verilog 2005

    0下载:
  2. IEEE Standard for Verilog 2005
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:3137536
    • 提供者:zking
  1. 扩频通信的Verilog工程

    5下载:
  2. 扩频通信的Verilog工程,对从事无线通信的工程人员有参考作用。(Spread spectrum communication Verilog project, engaged in wireless communications engineering staff reference.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:53248
    • 提供者:王贤
  1. Verilog for fpga

    0下载:
  2. verilog基础使用资料,包括基础语法以及使用例子,适合初学者(basic files for verilog program in FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:1217536
    • 提供者:summergirl
  1. 夏宇闻verilog数字系统设计综合教程

    1下载:
  2. 夏宇闻的经典书籍:夏宇闻verilog数字系统设计综合教程(Xia Yuwen classic books: Xia Wen Verilog digital system design tutorial)
  3. 所属分类:文章/文档

    • 发布日期:2017-12-18
    • 文件大小:43602944
    • 提供者:wqywqy
  1. Verilog HDL(第4版)[王金明][电子教案]

    0下载:
  2. Verilog HDL(第4版)[王金明][电子教案].rar 注意是ppt教案。(Verilog HDL (Fourth Edition) [] [Wang Jinming].rar e-lesson plans note ppt plans.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:5427200
    • 提供者:lart
  1. 三角函数的Verilog HDL语言实现

    0下载:
  2. 以Actel FPGA作为控制核心,通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波,利用Verilog HDL语言实现死区时间可调的SPWM全数字算法,并在Fushion StartKit开发板上实现SPWM全数字算法。(With Actel FPGA as the control core, between 1 and 3 triangular carrier phase difference of 1200 sine wave by natural sampling, rea
  3. 所属分类:文章/文档

    • 发布日期:2017-12-16
    • 文件大小:148480
    • 提供者:所罗门
  1. cordic算法的Verilog实现

    1下载:
  2. cordic算法的Verilog实现,代码经过验证,能够有效的运行(Verilog implementation of CORDIC algorithm)
  3. 所属分类:压缩解压

    • 发布日期:2017-12-16
    • 文件大小:1024
    • 提供者:所罗门
  1. Verilog的135个经典设计实例

    0下载:
  2. Verilog的135个经典设计实例,Verilog从业者学习者的很实用的资料(Classic design examples based on Verilog)
  3. 所属分类:文章/文档

    • 发布日期:2017-12-16
    • 文件大小:112640
    • 提供者:lala_1
  1. Design-VGA-Verilog

    0下载:
  2. FPGA VGA例程驱动程式,用Verilog语言来编写的。(FPGA VGA routines driver, written in Verilog language.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:8011776
    • 提供者:神通广大
  1. design-IR-Verilog

    0下载:
  2. IR传感器使用Verilog语言编程,平台实在FPGA Cycle 4上实现(IR sensor using Verilog programming language, the platform is really FPGA Cycle 4 implementation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:10063027
    • 提供者:神通广大
« 1 2 ... 5 6 7 8 9 1011 12 13 14 15 ... 50 »
搜珍网 www.dssz.com