搜索资源列表
FIFO
- 异步FIFO控制器的Verilog设计与实现
FIFO
- 介绍异步FIFO结构的，对搞微电子的有用
FIFO
- 异步FIFO verilog实现 异步FIFO verilog实现
afifo_0916
- 异步FIFO，使用XILINX产品实现，可以通过改参数来重新修改深度和位宽-Asynchronous FIFO, using the XILINX product realization, you can change parameters to re-modify the depth and Width
ASY_FIFO
- 异步FIFO的设计,对整个异步FIFO的过程进行了详细的介绍-the design of the asy FIFO
fifo
- 很多关于FIFO的文章其实讨论的都是空/满标志的不同算法问题。 在Vijay A. Nebhrajani的《异步FIFO结构》一文中，作者提出了两个关于FIFO空/满标志的算法。 -FIFO FULL/EMPTY Arithmetic
sfifo
- 牛逼的娴熟的异步fifo，vhdl程序，波形完美-fifo
FIFO
- 同步和异步FIFO，VHDL实现。希望对大家有所帮助。-Synchronous and asynchronous FIFO, VHDL implementation. We want to help.
aFifo
- 很好用的异步FIFO设计代码，和大家共享一下，这是我在一个美国的网站上找到的-Asynchronous FIFO design with good code, and share how this is an American site I found on
FIFO1
- 异步FIFO，实时给出读空和溢出指示，深度为256，宽度为8-Asynchronous FIFO, read real-time air and overflow indication is given
as_fifo1
- 实现异步FIFO功能，实现串行数据通讯功能，可以用FPGA实现串口扩展-Asynchronous FIFO functions, serial data communication
asyn_fifo
- 该源码包是异步fifo的Verilog语言模型，主要包括2个部分：异步fifo控制模块、测试文件。(The source package is asynchronous FIFO Verilog language model, including 2 main parts: asynchronous FIFO control module, test files.)
fifo
- 学习Clifford_E论文之后完成的异步FIFO，可以完成异步时钟下的数据同步(After learning Clifford_E paper, the asynchronous FIFO can be completed under asynchronous clock data synchronization)
asyn_fifo_204b_28
- 通用性异步fifo,性能非常好，推荐给大家(unverisal asyn fifo)
eetop.cn_FIFO_Buffer
- 异步FIFO的Verilog程序及其测试程序(FPGA/Verilog FIFO_ASYN)
新建 WinRAR ZIP 压缩文件
- 实现跨时钟域数据传输的异步fifo，和i2c总线控制器。(Asynchronous FIFO and I2C bus controller for cross clock domain data transmission.)
asyn_fifo
- 异步fifo,异步的先进先出，verliog hdl代码，已经经过调试(Asynchronous fifo, asynchronous first out, verliog HDL code, has been debugged)
Asynchronous FIFO Architectures
- 老外的经典异步FIFO结构讲解，一共三个部分。(Asynchronous FIFO Architectures Vijay A. Nebhrajani)
vhdl实现异步fifo
- 使用vhdl实现异步fifo功能，不占用ram资源，仅占用少量LE资源，且读写计数进行了格雷码转换，使用安全
异步FIFO架构
- 本次上传的内容为异步FIFO的设计架构。欢迎各位同学一起学习。