搜索资源列表
afito_rtl
- 异步FIFO 已上板试过 并附测试文件
afifo
- 异步fifo的verilog程序，含有测试平台
CummingsSNUG2002SJ_FIFO1
- 此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第一篇。
CummingsSNUG2002SJ_FIFO2
- 此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第二篇。
asynchronous_FIFO_01to03_CHN
- 这是设计异步FIFO的比较好的一个参考资料，希望可以对大家有用。
asynfifo
- 异步FIFO模块： module asynfifo(rst,iclk,oclk,din,wren,rden,dout,full,empty) 异步FIFO的tenchbench： module tb_asynfifo
compareFIFO
- 异步FIFO的指针比较技术，写的比较详细，感兴趣的可以看一下
Asyn_FIFO_Design
- 异步FIFO设计的说明文档，需要注意的问题以及源码（在文中有）。是标准的异步FIFO，可综合。
multiplier_8bit
- 异步FIFO设计的说明文档，需要注意的问题以及源码（在文中有）。是标准的异步FIFO，可综合。
FIFO
- 一个异步的FIFO的VERILOG程序,有测试程序
37724082FIFO
- 基于Verilog HDL的异步FIFO设计与实现
asynchoronization_FIFO_design
- 《Verilog HDL 语言编程》 异步FIFO设计（基于Verilog)
asyn_FIFOrealizedbyVerilogHDL
- 一个异步FIFO的verilog实现论文
yibufifo
- 详细说明异步fifo的设计 格雷码在地址的编码中的作用，及满空标志的产生
CliffordECummingsFIFO
- 超值奉献，Clifford E. Cummings FIFO关于异步FIFO的两篇文章，同时附有中文解说，主要讲解异步FIFO的实现难点---空满标志的产生，以及读写地址的产生
c22_FIFO.rar
- 精通verilog HDL语言编程源码之8——异步FIFO设计,Proficient in language programming verilog HDL source of 8- Asynchronous FIFO Design
yibu_FIFO_design
- 异步FIFO实例，精通verilog hdl中的例子，供大家学习-Asynchronous FIFO instance, in the example verilog hdl proficiency for all learning
ad_da_ctr
- 基于FPGA的ad和da转换Verilog代码，FPGA采用ep2c5芯片，做成异步fifo，ad芯片采用TI的ths1230,da芯片采用TI的TLV5619，仿真结果基本正确。-FPGA-based ad and da conversion Verilog code, FPGA using ep2c5 chip, made ??of asynchronous fifo, ad-chip using TI s ths1230, da chip uses TI s TLV5619, simula
ps
- RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计-RS (204188) decoder design of asynchronous FIFO design application design sequence was pseudo-CORDIC design of digital computer design CIC divider design Le Hua