搜索资源列表
rfm12_receive51
- RFM12是一款低成本的ISM频段FSK收发模块,其核心电路采用的是带锁相环（PLL）技术的RF12射频收发芯片. RFM12可工作在315/433/868/915MHz四个频段,并符合FCC和ETSI-RFM12 ISM band is a low-cost FSK transceiver modules, the core is used with a phase-locked loop circuit (PLL) technology, RF12 RF transceiver chip.
DPLL
- 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
DPLLdesign
- 数字锁相环频率合成器的设计，数字鉴相器，数字滤波器，数控振荡器，反馈分频器-Digital PLL frequency synthesizer, digital phase detector, digital filter, digital control oscillator, the feedback divider
PLL
- 9s12锁相环配置程序，1.5倍频。编译环境Codewarrior4.6-9s12 PLL configuration program, 1.5 octave. Build environment Codewarrior4.6
phase-noise
- 专业的分析锁相环相位噪声，射频电路或相关专业人士使用。-phase noise
pll20
- 能实现利用开发板上的锁相环实现倍频，程序思路清晰明了，易学习。-Use and development board to achieve phase-locked loop to achieve frequency, clarity of program ideas, easy to learn.
ANOlog_TMS320F28335
- 本装置采用单相桥式DC-AC逆变电路结构，以TI公司的浮点数字信号控制器TMS320F28335 DSP为控制电路核心，采用规则采样法和DSP片内ePWM模块功能实现SPWM波。最大功率点跟踪（MPPT）采用了恒压跟踪法（CVT法）来实现，并用软件锁相环进行系统的同频、同相控制，控制灵活简单。采用DSP片内12位A/D对各模拟信号进行采集检测，简化了系统设计和成本。本装置具有良好的数字显示功能，采用CPLD自行设计驱动的4.3’’彩色液晶TFT LCD非常直观地完成了输出信号波形、频谱特性的在线
DPLL
- 二阶锁相环仿真，输入频偏为阶跃信号时的仿真-pll simulation
PLL
- 基于EP2C8的锁相环倍频文件 原来时钟为25Mhz 倍频为100Mhz-File the original clock of the EP2C8 the phase locked loop frequency multiplier 25Mhz for 100Mhz
Costas-matlab
- 针对扩频系统的载波同步, 研究了数字Costas 环的设计和实现方法。介绍了数字Costas 环的结构、实现 载波同步的基本方法。以二阶环为例, 分析了数字锁相环的环路滤波器的参数设计方法, 为数字Costas 环的设计提 供了参考。提出了在高速信号处理板( 以FPGA 和DSP 为基础) 中数字Costas 环的实现方案, 经工程验证, 能够实现 载波同步, 解调出所需信号。-Design and Implementation of Digital Costas-loop
eda
- EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，以减少片外干扰 还可以改善时钟的建立时间和保持时
Constant_PQ_Microgid_matlab
- 逆变器并网发电的主要是逆变器输出正弦波电流的控制技术，要求与电网同频同相的电流，此matlab模型中使用锁相环技术，恒功率控制，LCL滤波器技术使达到并网要求-Constant_PQ_Microgid
LC7218-PLL-89C51
- 89C51单片机控制LC7218锁相环电路，根据预置分频系数显示频率-89C51 microcontroller to control the LC7218 PLL, display frequency according to the preset frequency coefficient
dpll1600e
- 数字锁相环的设计，包括鉴相器，环路滤波器，spi口输出，分频器的源代码-Digital phase-locked loop design source code, including the phase detector, loop filter, spi port output divider
pll
- 430单片机的锁相环技术，通过调节锁相环的倍频系数来调节单片机运行速度-The phase-locked loop technology 430 singlechip, through the multiplier factor regulating phase-locked loop to regulate the microcontroller running speed
pll_carrier_syn
- 本程序是锁相环的仿真程序，具有接收端载波同步的功能。注释详尽，程序规范。发端的调制方式有单载波调制，BPSK调制，QPSK调制可供选择。程序中有星座图，锁相环的频差、相差图，以及解调后的基带波形。-This program is a phase-locked loop simulation program, the with carrier synchronization receiving end function. Notes detailed program specifications.
03.MCF5225X_PLL-----
- 飞思卡尔mcf52255锁相环,倍频80M，可自己更改-the pll about freecale mcf5255，you can choose the times you need
GPS
- 导航仿真实验，包括锁频换，锁相环，伪码的产生，调制等，比较全。-Navigation simulation experiments, including locked exchange, PLL, pseudo-code generation, modulation, etc., more full.
PLL_test
- 基于DSP6713，对DSP内的锁相环相关的寄存器进行设置，实现锁相环倍频功能，DSP入门级资料。-Based on the DSP6713, the DSP phase-locked loops in the relevant register set, realization of PLL frequency multiplier function, DSP entry-level data.
74HC595--SPI-used-LED
- stm32通过spi口与74hc595相连，然后由74hc595控制8盏灯的闪灭，注意该工程所用外接高速晶振为12MHZ,而大部分板子为8M赫兹，使用时需要修改锁相环倍频系数。-stm32 through spi port is connected with 74hc595 and eight lights are ocontrolled by the 74hc595 , note that works with an external high-speed oscillator is 12M