CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .66 .67 .68 .69 .70 173571.72 .73 .74 .75 .76 ... 199243 »
  1. DTD_Examples

    0下载:
  2. DTD_Examples with xml and DTD. And some xslt schema.
  3. 所属分类:source in ebook

    • 发布日期:2017-05-05
    • 文件大小:10.5kb
    • 提供者:namte
  1. Chtenie

    0下载:
  2. reding of wave files
  3. 所属分类:Button control

    • 发布日期:2017-05-04
    • 文件大小:421.04kb
    • 提供者:Alex
  1. HASP-USB-Key-emulator

    0下载:
  2. HASP USB Key emulator
  3. 所属分类:CSharp

    • 发布日期:2017-05-04
    • 文件大小:86.98kb
    • 提供者:GDM
  1. 40kHz_Gen

    0下载:
  2. atmel atmega8 40kHz generator
  3. 所属分类:assembly language

    • 发布日期:2017-05-04
    • 文件大小:20.7kb
    • 提供者:askmix
  1. CIC_filter

    0下载:
  2. CIC filter improved. For communication engineers , this is very important to learn and apply for practical system realization. We have done some changes in previous available codes and enhanced the performance.-CIC filter improved. For communication
  3. 所属分类:Console

    • 发布日期:2017-04-12
    • 文件大小:713byte
    • 提供者:waqar
  1. surfer

    0下载:
  2. surfer is for graph drawing
  3. 所属分类:源码下载

    • 发布日期:2016-09-16
    • 文件大小:22.17mb
    • 提供者:BILLAL28
  1. piccolo

    0下载:
  2. piccolo 密码算法的Verilog实现-piccolo algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.08kb
    • 提供者:朴巍
  1. mux21

    0下载:
  2. 二选一选择器的Verilog的实现。二输入,一片选段。-realization of mux21
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:28.01kb
    • 提供者:朴巍
  1. mux31

    0下载:
  2. 三选一选择器的Verilog实现。三个输入端,一个片选端。-realization of mux31 using verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:30.06kb
    • 提供者:朴巍
  1. wangpan0815

    0下载:
  2. 网盘源码,下载上传,架设私人网盘,无模块-Source network disk, upload to download, set up a private network disk, no module
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-05
    • 文件大小:85.01kb
    • 提供者:李东明
  1. seller_moore

    0下载:
  2. 用Verilog实现十六进制计数器。内含有整个完整工程。包括tb文件。-realiaztion of timer16 using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:41.37kb
    • 提供者:朴巍
  1. timer16

    0下载:
  2. 十六进制计数器的的Verilog实现。内有整个工程,包括tb文件。仿真可通过-realizaiton of timer16
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:36.31kb
    • 提供者:朴巍
« 1 2 ... .66 .67 .68 .69 .70 173571.72 .73 .74 .75 .76 ... 199243 »
搜珍网 www.dssz.com