CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .69 .70 .71 .72 .73 173774.75 .76 .77 .78 .79 ... 199244 »
  1. py_robosim

    0下载:
  2. Python Robot Simulation-python robot system study
  3. 所属分类:Other systems

    • 发布日期:2017-05-04
    • 文件大小:498.63kb
    • 提供者:huwenguo
  1. py_gateway

    0下载:
  2. python gateway simulstion-python code for Gateway
  3. 所属分类:Other systems

    • 发布日期:2017-05-04
    • 文件大小:27.46kb
    • 提供者:huwenguo
  1. someip_generator

    0下载:
  2. python someip protocol test and simulation-python code for someip analyser
  3. 所属分类:Other systems

    • 发布日期:2017-05-04
    • 文件大小:42.38kb
    • 提供者:huwenguo
  1. pyECU

    0下载:
  2. python progeamm for ECU simulation-python code for generator of the ECU Model in automobil
  3. 所属分类:Other systems

    • 发布日期:2017-05-05
    • 文件大小:111.45kb
    • 提供者:huwenguo
  1. tsort

    0下载:
  2. this code calculate how to trace image
  3. 所属分类:Algorithm

    • 发布日期:2017-04-13
    • 文件大小:2.46kb
    • 提供者:HARKATI
  1. controller

    0下载:
  2. Simple Microprocessor Design (ESD Book Chapter 3) Copyright 2001 Weijun Zhang Controller (control logic plus state register) VHDL FSM modeling- Simple Microprocessor Design (ESD Book Chapter 3) Copyright 2001 Weijun Zhang C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:mohamed
  1. memory

    0下载:
  2. Simple Microprocessor Design memory 256*16 8 bit address 16 bit data memory.vhd- Simple Microprocessor Design memory 256*16 8 bit address 16 bit data memory.vhd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.27kb
    • 提供者:mohamed
  1. DSP

    0下载:
  2. FIR Digital Filter Design (DSP example) tested by Weijun Zhang, 04/2001 VHDL Data-Flow modeling KEYWORD: generate, array, range, constant and subtype- FIR Digital Filter Design (DSP example) tested by Weijun Zhang, 04/2001
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.33kb
    • 提供者:mohamed
  1. Controller(FSM)

    0下载:
  2. Simple Bridge (ESD book figure 2.14) by Weijun Zhang, 04/2001 RT level design using Controller(FSM) + DataPath- Simple Bridge (ESD book figure 2.14) by Weijun Zhang, 04/2001 RT level design using Controller(FSM) + DataPath
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.54kb
    • 提供者:mohamed
  1. GCD-CALCULATOR

    0下载:
  2. GCD CALCULATOR (ESD book figure 2.11) Weijun Zhang, 04/2001 we can put all the components in one document(gcd2.vhd) or put them in separate files this is the example of RT level modeling (FSM + DataPath) the code is synthesize
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.87kb
    • 提供者:mohamed
  1. seperate_kernel_standard

    0下载:
  2. 该函数是将三维核函数拆解为三个一维核函数,尽管只有部分三维核函数可以被准确拆解(如高斯核函数),但该函数对于不能准确拆解的核函数仍可以采用最小二乘的办法拆解该函数,对于图像滤波,将三维核函数拆解为三个一维核函数的做法将在一定程度上提高滤波效率。 输入: H [h(1,1,1), h(1,2,1), h(1,3,1)] (第1层) [h(2,1,1), h(2,2,1), h(2,3,1)] [h(3,1,1), h(3,2,1), h(3,3,1)]
  3. 所属分类:Algorithm

    • 发布日期:2017-05-05
    • 文件大小:22.97kb
    • 提供者:lynn
  1. yuhui

    0下载:
  2. 计算全息迂回相位编码是一种很重要的编码方式,里面涉及了很多傅里叶的知识-CGH detour phase encoding is a very important way of coding, which involves a lot of knowledge of Fourier
  3. 所属分类:matlab

    • 发布日期:2017-04-12
    • 文件大小:944byte
    • 提供者:赵自新
« 1 2 ... .69 .70 .71 .72 .73 173774.75 .76 .77 .78 .79 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭