CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .10 .11 .12 .13 .14 192615.16 .17 .18 .19 .20 ... 199244 »
  1. RGB_to_Gray_scale_image_to_Binary_Image

    0下载:
  2. Singular Value Decomposition
  3. 所属分类:波变换

    • 发布日期:2018-04-22
    • 文件大小:31kb
    • 提供者:dhaniari
  1. uoppp.-head

    0下载:
  2. 一个文件选取界面的VC程序,这个是网上下载的,()
  3. 所属分类:界面编程

    • 发布日期:2018-04-28
    • 文件大小:47kb
    • 提供者:janfy
  1. influence-cefyr

    0下载:
  2. 一个查找窗口并修改窗口内容的例子,你可以根据具体的情况修改使用,()
  3. 所属分类:系统编程

    • 发布日期:2018-04-22
    • 文件大小:35kb
    • 提供者:janfy
  1. Basys-3-GPIO-2016.4-1

    0下载:
  2. Test for GPIO for basys3, made by digilent
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:42kb
    • 提供者:Ivrine
  1. Basys-3-Keyboard-2016.4-1

    0下载:
  2. Demo for keyboard, basys3 made by digilent
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:11kb
    • 提供者:Ivrine
  1. nexys4vgamouseoverlay

    0下载:
  2. Demo code for mouse, nexys4 made by digilent
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:881kb
    • 提供者:Ivrine
  1. HWTIRV

    0下载:
  2. 一个柱状立体进度条,很漂亮,强烈推荐下载()
  3. 所属分类:文件操作

    • 发布日期:2018-04-22
    • 文件大小:180kb
    • 提供者:pugrtxeee
  1. Assignment_2_ver.3

    0下载:
  2. Small ALU with adder and multiplier, reworked
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:798kb
    • 提供者:Ivrine
  1. neuralNetwork.py.tar

    0下载:
  2. code for linear regression
  3. 所属分类:其他

    • 发布日期:2018-04-28
    • 文件大小:1kb
    • 提供者:Matthu
  1. just_clock

    0下载:
  2. Just a clock made for basys3 in vivado.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:538kb
    • 提供者:Ivrine
  1. 978274

    0下载:
  2. 一个来自guru网的绝好的窗口分割的界面代码,不容错过()
  3. 所属分类:界面编程

    • 发布日期:2018-04-23
    • 文件大小:24kb
    • 提供者:rephzbent
  1. 1683213

    0下载:
  2. 所属分类:Windows编程

    • 发布日期:2018-04-22
    • 文件大小:159kb
    • 提供者:rephzbent
« 1 2 ... .10 .11 .12 .13 .14 192615.16 .17 .18 .19 .20 ... 199244 »
搜珍网 www.dssz.com