资源列表
asynch_fifo
- FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用
Testsym
- 编译原理词法分析lexical analysis, LL1 syntax analysis, semantic analysis and code generation and code optimization (regular expression optimization, public expression optimization, optimization loop invariant), intermediate code generated object code, object
an_dcfifo_top_restored
- alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ，值得学习。
joyo25_utf8
- ECSHOP module for themes
c++
- c++课程设计，学生信息管理系统。管理学生成绩，班级，学号，
DE2_LCM_CCD
- 在altera DE2 的开发板上采集图像，到lcd显示的原程序 。
Mixed-Language_Programming_of_CSharp_and_Fortran_u
- 在.Net平台下C#和Fortran的混合语言编程.pdf
20085148554462
- 这个是51的汇编语言，对开发单片机的朋友有用的，清保存吧。
jspcode
- jsp实现图形验证码,用于实现jsp图形验证码
check
- 这是一个中国象棋的程序.画面还算可以!!功能挺齐全.
shuzixi
- 数字系统的程序，帮助理解数字系统。数字系统课程设计
web
- 这是一个网络浏览器的程序.可以实现浏览器基本的功能.