CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .14 .15 .16 .17 .18 82819.20 .21 .22 .23 .24 ... 199244 »
  1. gtk

    0下载:
  2. 大家一起用gtk编程,一些有关Gtk基本操作以及几个典型事例 -Everyone with a gtk programming, some of the Gtk and several typical examples of basic operations
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-03-29
    • 文件大小:22.72kb
    • 提供者:刘佳
  1. dx9_fonts

    0下载:
  2. 3D字体应用实例演示。有详细的代码参考-3D fonts Application demonstration. Reference code detail ... ...
  3. 所属分类:3D Graphic

    • 发布日期:2017-03-29
    • 文件大小:29.82kb
    • 提供者:cyh
  1. xie

    1下载:
  2. 通过IDE接口实现硬盘扇区的写操作,DMA方式的源代码-write operation to hard disk sector through the IDE interface , DMA mode of the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-28
    • 文件大小:58kb
    • 提供者:wang
  1. Transport_Layer

    0下载:
  2. 关于计算机网络传输层的PPT,PPT是英文教学,深入浅出-On the computer network transmission layer PPT, PPT is in English, layman
  3. 所属分类:WinSock-NDIS

    • 发布日期:2017-05-04
    • 文件大小:1.46mb
    • 提供者:jennytry
  1. filterbank_for_speech_signal

    0下载:
  2. A speech signal filterbank, using melscale frequency and framebanking.- 1. For speech signal can be represented as a discrete sequence of frames (or feature vectors) that can be used as the input to a speech recogniser. Important ideas and technique
  3. 所属分类:matlab

    • 发布日期:2017-04-01
    • 文件大小:2.59kb
    • 提供者:Yijian Lou
  1. du

    0下载:
  2. 通过IDE接口实现硬盘扇区的写操作,DMA方式的源代码-write operation to hard disk sector through the IDE interface , DMA mode of the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:57.67kb
    • 提供者:wang
  1. qiduanshumaguandongtaixianshi0000-9999

    0下载:
  2. 七段数码管动态显示 采用vhdl语言设计 编译 已通过-Seven-Segment LED dynamic display design using vhdl language compiler has passed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:416.07kb
    • 提供者:王冠
  1. 01chufaqi

    0下载:
  2. 带同步清0、同步置1 的D 触发器 verilog语言描述的-0 with synchronous clear, synchronous set 1 D flip-flop verilog language descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:223.88kb
    • 提供者:王冠
  1. Delphi71

    0下载:
  2. DELPHI开发手册Action:该属性是与组件关联的行为,允许应用程序集中响应用户命令  Anchors:与组件连接的窗体的位置点  Align:确定组件的对齐方式  AutoSize:确定组件是否自动调整其大小  BiDiMode:(所有组件) 为从右向左写的语言提供支持  BoundsRect:定义组件边框矩形(只适用于运行时)-DELPHI Development Manual Action: The property is associated with the b
  3. 所属分类:Delphi VCL

    • 发布日期:2017-04-01
    • 文件大小:556.2kb
    • 提供者:yxh0108
  1. miaobiao

    0下载:
  2. 秒表 数码管显示 采用verilog语言编写 Quartus II 9.0sp2 编译成功后生成的所有文件已包含-Digital display with stopwatch verilog language Quartus II 9.0sp2 successfully compiled all the files have been generated that contains
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:497.86kb
    • 提供者:王冠
  1. anticlock

    0下载:
  2. anticlock is a software used to print the binary tree anticlockwise
  3. 所属分类:Mathimatics-Numerical algorithms

    • 发布日期:2017-04-10
    • 文件大小:687byte
    • 提供者:project
  1. lights

    0下载:
  2. 九级PWM灯亮度调节,能够通过按钮调节灯光的亮度。从一级到九级,稍微修改也可以变为无级的,即是渐渐变亮或渐渐变暗-Nine PWM dimming lights
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:9.99kb
    • 提供者:fengbinbin
« 1 2 ... .14 .15 .16 .17 .18 82819.20 .21 .22 .23 .24 ... 199244 »
搜珍网 www.dssz.com