CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .84 .85 .86 .87 .88 83689.90 .91 .92 .93 .94 ... 199244 »
  1. WAV_B2T

    0下载:
  2. wave to binary code conversion to judge wats value of bits
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-11
    • 文件大小:868byte
    • 提供者:rohit
  1. mediaplayer

    0下载:
  2. 开发了一款支持多种格式的视频播放软件 适合初学者学习,功能不太完善-Developed a multi-format video playback software for beginners to learn and function are less than perfect
  3. 所属分类:Multimedia Develop

    • 发布日期:2017-05-04
    • 文件大小:1.31mb
    • 提供者:崔杰
  1. LDPC

    0下载:
  2. 基于quqrtus2的vhdl语言描述的LDPC的源程序,可以进行时序仿真》-ee
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.26mb
    • 提供者:王明
  1. orignalLZZ

    0下载:
  2. 开发了基于TCP和UDP的通讯,客户端可以聊天和发送文件-TCP and UDP based on the development of communication, the client can chat and send files
  3. 所属分类:TCP/IP Stack

    • 发布日期:2017-05-08
    • 文件大小:1.92mb
    • 提供者:崔杰
  1. HTTPmt

    0下载:
  2. 多线程http服务器,具有管理日志和文件的功能。并实时显示服务器的各种状态。-Multi-threaded http server, with administrative logs and files. And display the server' s various states.
  3. 所属分类:WinSock-NDIS

    • 发布日期:2017-04-16
    • 文件大小:38.86kb
    • 提供者:影子
  1. mabiaosheji

    0下载:
  2. 利用定时器设计一码表,要求时间准确,开始时显示“00”,第一次按下时开始计时,第二次按下时计时停止,第三次按下时清零。-Using Timer to design a code table, requiring exact time, began to display " 00" , the first starting time when pressed, stops the second timer when pressed a third time pressed clea
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:2.96kb
    • 提供者:吕海龙
  1. Menu

    1下载:
  2. 介绍了一款点菜系统的软件设计:基于MFC的数据库开发,适合初学者-Introduced a la carte system software design: MFC-based database development for beginners
  3. 所属分类:Hotel software system

    • 发布日期:2016-12-15
    • 文件大小:2.48mb
    • 提供者:崔杰
  1. pci32lite_oc

    0下载:
  2. PCI 32bit Slave Verilog 代码-PCI 32bit Slave Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:18.11kb
    • 提供者:chen
  1. jpeg_verilog

    1下载:
  2. Jpeg压缩的Verilog代码,小图片-Jpeg compression of the Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:158.93kb
    • 提供者:chen
  1. ddr

    0下载:
  2. DDR SDRAM 控制器 VHDL代码,可支持32bits数据总线-VHDL code for DDR SDRAM controller, supporting 32bits data bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:8.94kb
    • 提供者:chen
  1. simple_spi_top

    0下载:
  2. 简单的SPI接口控制器代码。Verilog-A simple SPI interface controller code. Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.05kb
    • 提供者:chen
  1. laoyede

    0下载:
  2. 操作系统 关于生产者消费者问题-Operating system issues on the producers and consumers
  3. 所属分类:OS Develop

    • 发布日期:2017-04-06
    • 文件大小:37.7kb
    • 提供者:Lucy Chen
« 1 2 ... .84 .85 .86 .87 .88 83689.90 .91 .92 .93 .94 ... 199244 »
搜珍网 www.dssz.com