CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .94 .95 .96 .97 .98 82299.00 .01 .02 .03 .04 ... 199244 »
  1. design

    0下载:
  2. 华大机顶盒源码,包括所有源代码,还有详细的说明文档,不可多得实际工程,现已流片生产
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:408.81kb
    • 提供者:聂样
  1. experiment2_dsp_software_design

    0下载:
  2. 實習目的 本實驗將練習如何運\用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作,及一些周邊的運\作。 藉由產生弦波的實驗,學習如何使用硬體及軟體。在軟體部份,使 用 Code Composer Studio(CCS) ,包含 C 編輯器、連接器(linker)和 TI 所提供的C源始碼偵錯器(debugger) 。在硬體部份包括TMS320C67 的 浮點 DSP 和在 EVM 板子上的類比晶片。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:50.52kb
    • 提供者:宋涛
  1. three_division_VHDL_programe

    0下载:
  2. 根据上面思想写的三分频程序,1/3和50%占空比的程序.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.24kb
    • 提供者:宋涛
  1. digital_clock

    0下载:
  2. 用veriolg写的数字钟实验,具有定点报时,闰年判断,年月日显示,下载平台为spantan3s400。有详细注解。适合verilog学习
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.13mb
    • 提供者:屠宁杰
  1. divider

    0下载:
  2. 此代码用于实现基2的SRT除法器设计,可以实现400MHz以上的32位定点无符号数除法器(除数、被除数和余数均由16位整数和16位小数组成,商由32位整数和16位小数构成,包括源代码和测试文件,可以直接仿真。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.27kb
    • 提供者:朱秋玲
  1. VHDL

    0下载:
  2. VHDL 设计中电路简化问题的探讨 word文件
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:7.15kb
    • 提供者:王分
  1. ds18b20vddl

    0下载:
  2. 传感器ds18b20 与 FPGA 通信 实现方式
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.24kb
    • 提供者:石平政
  1. VHDL________

    0下载:
  2. VHDL programming samples WORD DOC FILE
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.14kb
    • 提供者:kofway
  1. SDRAMtest

    0下载:
  2. SDRAM的读写测试,便于大家深入了解SDRAM的工作原理!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:153.13kb
    • 提供者:张文
  1. rom_modelsim

    0下载:
  2. modelsim仿真中关于rom的初始化处理方法。内附文档讲解仿真的详细过程以及必备的文件。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:793.66kb
    • 提供者:张文
  1. VPR_HET

    0下载:
  2. 用于学术研究的FPGA布局布线软件VPR
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:845.23kb
    • 提供者:暗示
  1. S7_PS2_RS232

    0下载:
  2. 本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:864.08kb
    • 提供者:skyy
« 1 2 ... .94 .95 .96 .97 .98 82299.00 .01 .02 .03 .04 ... 199244 »
搜珍网 www.dssz.com