CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .83 .84 .85 .86 .87 11788.89 .90 .91 .92 .93 ... 199244 »
  1. SED1330(1335)C51

    0下载:
  2. 用C语言开发的基于SED1330液晶驱动程序示例,希望对大家有帮助-with C language-based SED1330 LCD Driver for example, we hope to help
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1kb
    • 提供者:姜毅龙
  1. CALL5045

    0下载:
  2. 这是调用x5045汇编程序(NX2501.ASM和NX2502.ASM)的C51程序-call x5045 This is the compilation process (NX2501.ASM and NX2502.ASM) The C51 procedures
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1kb
    • 提供者:祝贺强
  1. test3

    0下载:
  2. ARM综合板子分时电度器计算电价,用电时数,分时用电时数,在不同寄存器中存储。
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1kb
    • 提供者:小猪
  1. 12864

    0下载:
  2. 液晶lcd12864的显示程序。采用的是并口传输。
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1kb
    • 提供者:ray
  1. timer

    0下载:
  2. 是一个秒表程序 按单位秒计时 用中断进行 还是比较精确的-Program is a stopwatch seconds per unit time or with interruptions for more precise
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:1kb
    • 提供者:赵江
  1. rom

    0下载:
  2. A ROM to build a squaring circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1kb
    • 提供者:Ahmed
  1. wave_generator

    0下载:
  2. 用VHDL写的波形发生器程序,初学者可以参考下,超经典的-Waveform generator with a program written in VHDL, beginners can refer to, the ultra-classic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1kb
    • 提供者:wyp
  1. DNS-Web-Client

    0下载:
  2. A web client for Arduino.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:1kb
    • 提供者:HiAf
  1. test

    0下载:
  2. STM32F103 HT1621B自己写的看着玩
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:1kb
    • 提供者:陈尧杰
  1. arduino_final

    0下载:
  2. arduino平台 加外围设备操纵杆 通过usb向电脑传输指令-the arduino platform plus peripherals joystick usb to computer transfer instructions
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-08
    • 文件大小:1kb
    • 提供者:xing
  1. CLOCK_GENERATOR

    0下载:
  2. 一个verilog时钟发生器源代码,能够满足最小时间间隔0.1ns的时钟计时要求。-A clock generator verilog source code, to meet the minimum time interval of 0.1ns clock timing requirements.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:1kb
    • 提供者:孙斌
  1. halfadder.v.tar

    0下载:
  2. Verilog Code for Half Adder Circuit with testbench code-Verilog Code for Half Adder Circuit with testbench code...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1kb
    • 提供者:Dhaval
« 1 2 ... .83 .84 .85 .86 .87 11788.89 .90 .91 .92 .93 ... 199244 »
搜珍网 www.dssz.com