CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .63 .64 .65 .66 .67 11868.69 .70 .71 .72 .73 ... 199244 »
  1. fosc

    0下载:
  2. 频率计,VERILOG代码,含详细 中文注释.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1kb
    • 提供者:yingzi
  1. duxiequdong

    0下载:
  2. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1kb
    • 提供者:chu
  1. fir

    0下载:
  2. dsp2812的fir的ti官方例子,有空看看啊-dsp2812 official ti of the fir example, take a look at ah time
  3. 所属分类:DSP program

    • 发布日期:2017-03-27
    • 文件大小:1kb
    • 提供者:阿毛
  1. sz

    0下载:
  2. 时钟芯片ds1302和atmega36的应用显示时间-DS1302 clock chip and the application of display time atmega36
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:1kb
    • 提供者:anshuli
  1. crc_dec

    0下载:
  2. 循环校验码解码,串行解码,通过了FPGA的测试验证-crc_dec, serial decoding, verified by FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1kb
    • 提供者:天之痕
  1. step_motor

    0下载:
  2. 用FPGA控制步进电机,描述语言为VHDL-With the VHDL language to describe the control of stepper motor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1kb
    • 提供者:任云杰
  1. MARBURG

    0下载:
  2. c语言编写的DSP程序,用Burg实现功率谱估计-c language of the DSP program, to achieve power spectrum estimation using Burg
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:1kb
    • 提供者:zl
  1. cap3main.c

    0下载:
  2. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:1kb
    • 提供者:唐忠樑
  1. ram

    0下载:
  2. vhdl program for random access memory and sequence detector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1kb
    • 提供者:swap
  1. fpga_msp430

    0下载:
  2. fpga和msp430进行通信,包括他们之间的通信协议-Fpga and msp430 in communication,Including the communication protocol between them
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:1kb
    • 提供者:
  1. boxingjishicha

    0下载:
  2. 用于检测电压电流之间的时差,并通过单片机控制减小误差-For the difference between the voltage and current detection and reduce errors by SCM
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1kb
    • 提供者:李龙林
  1. lift_contr_ssd

    0下载:
  2. Lift controller using seven segment display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1kb
    • 提供者:Navnath
« 1 2 ... .63 .64 .65 .66 .67 11868.69 .70 .71 .72 .73 ... 199244 »
搜珍网 www.dssz.com