CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .14 .15 .16 .17 .18 12219.20 .21 .22 .23 .24 ... 199244 »
  1. ZNYB1

    1下载:
  2. CPLD测方波频率和占空比的Verilog代码-CPLD mearsure Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-28
    • 文件大小:1.02kb
    • 提供者:
  1. rotate_image

    0下载:
  2. 用于图形的旋转 IDL 源代码 专业级编写-image rotate
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-11
    • 文件大小:1.02kb
    • 提供者:J
  1. DM12

    0下载:
  2. vhdl实现的一个十字路*通灯。上传和大家一起分享。-VHDL realization of traffic lights at a crossroads. Upload and share.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.02kb
    • 提供者:mr yao
  1. PAL_pyy

    0下载:
  2. 对一帧图像进行PAL制编解码,可以加深对彩色视频信号编解码的理解-failed to translate
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-10
    • 文件大小:1.02kb
    • 提供者:YY7EE
  1. SP_convert

    0下载:
  2. 串并转换的代码,很不错,共享一下;共享万岁;-String and convert the code, very good about sharing very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.02kb
    • 提供者:ddanteng
  1. complementary_f

    0下载:
  2. Complementary Low pass and high pass filter converted for PCWHD compiler (CCS)-Complementary Low pass and high pass filter converted for PCWHD compiler (CCS)
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:1.02kb
    • 提供者:bobi
  1. shumaguanxianshisheji

    0下载:
  2. 七段数码管显示设计 EXCD-1 可编程片上系统开发板 使用VHDL 语言编写7 段数码管显示程序-Seven segment display design EXCD-1 programmable system on chip development board using VHDL language 7-segment display program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.02kb
    • 提供者:杨明
  1. LED

    0下载:
  2. DSP TMS320F28335 外部中断控制流水灯的程序-The DSP TMS320F28335 external interrupt procedures for control of water lights
  3. 所属分类:DSP program

    • 发布日期:2017-04-08
    • 文件大小:1.02kb
    • 提供者:isabella
  1. lasted

    0下载:
  2. 竞赛积分系统。可以计算必答题和抢答题的分数,并对其进行排名。-Contest scoring system. Can calculate the mandatory questions and grab answer scores, and its ranking.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.02kb
    • 提供者:蒋维
  1. shumaguan

    0下载:
  2. 该实验实现一个两位数码管同时从0 到F 循环递增的功能。-The experimental realization of a two digital tube while loop increments from 0 to F function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.02kb
    • 提供者:王世豪
  1. TMS320F2812Can

    0下载:
  2. TMS320F2812关于Can总线的源程序-Can bus source TMS320F2812
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:1.02kb
    • 提供者:季政垚
  1. VGA

    0下载:
  2. VGA驱动源码,Verilog HDL代码,50Hz-VGA driver source code, HDL Verilog code, 50Hz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.02kb
    • 提供者:金英
« 1 2 ... .14 .15 .16 .17 .18 12219.20 .21 .22 .23 .24 ... 199244 »
搜珍网 www.dssz.com