CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .05 .06 .07 .08 .09 15810.11 .12 .13 .14 .15 ... 199244 »
  1. customgrids

    0下载:
  2. 已知有规律的网格区域,和一定数量的测量值,计算每个区域的最大值,并按照自定义的区域规则,计算相应的最大值,三维显示不同的大小的网格和相应的最大值。-known to the law of the regional grid, and the number of measurements to calculate the maximum value in each region, since accordance with the definition of regional rules, the
  3. 所属分类:绘图程序

    • 发布日期:2008-10-13
    • 文件大小:1.21kb
    • 提供者:stuartw
  1. dspflash

    0下载:
  2. DSP2812读写39vf800的程序,实际运行良好-DSP2812 write and read flash memory 39vf800,running well
  3. 所属分类:DSP program

    • 发布日期:2017-04-05
    • 文件大小:1.21kb
    • 提供者:黄茂才
  1. PCK_CRC32_D8

    0下载:
  2. VHDL实现的8位数据,CRC32的实现代码,简单实用-VHDL achieve 8-bit data, CRC32 implementation of the code, simple and practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.21kb
    • 提供者:周罗军
  1. can

    0下载:
  2. CAN的语言文件,测试过,可以用的,第一次传 -CAN
  3. 所属分类:uCOS

    • 发布日期:2017-04-11
    • 文件大小:1.21kb
    • 提供者:方的
  1. stopwatch

    0下载:
  2. 在fpga上实现秒表计数器的设计,主要目的是实现对fpga基本的认识-Stopwatch counter on the fpga design, the main aim is to achieve understanding of the basic fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.21kb
    • 提供者:houxiaoshuai
  1. async-fifo

    0下载:
  2. Verilog codes for asynchrounous fifo design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:1.21kb
    • 提供者:pravat
  1. DS18B2

    0下载:
  2. 单片机 8051 C语言 温度传感器DS18B20-SCM 8051 C language temperature sensor DS18B20
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1.21kb
    • 提供者:罗浩
  1. floodfill

    0下载:
  2. 使用Flood Fill方法将图片分割为超像素-Segment the image into superpixels
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-01
    • 文件大小:1.21kb
    • 提供者:YoungBoy
  1. multi_image

    0下载:
  2. this is a simple seed counter program.
  3. 所属分类:Picture Viewer

    • 发布日期:2017-04-12
    • 文件大小:1.21kb
    • 提供者:kutaycan
  1. SR_SerIn

    0下载:
  2. Shift Register, Serial In Parallel Out VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.21kb
    • 提供者:Huy
  1. spi_slave

    0下载:
  2. SPI功能模型,可以用于SPI的仿真验证工作,对其进行测试-Now for the SPI slave in the FPGA. Since the SPI bus is typically much slower than the FPGA operating clock speed, we choose to over-sample the SPI bus using the FPGA clock. That makes the slave code slightly more compli
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.21kb
    • 提供者:齐宇心
  1. main

    0下载:
  2. pwm调光源码,非常实用,仅供参考,适合初学者学习。-It s very useful.
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.21kb
    • 提供者:睿杀天下
« 1 2 ... .05 .06 .07 .08 .09 15810.11 .12 .13 .14 .15 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭