CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .98 .99 .00 .01 .02 22003.04 .05 .06 .07 .08 ... 199244 »
  1. 7segment_8bitmul_result

    0下载:
  2. assembly program for AVR128 Displaying the result of multiplication on 7-segment Using AVR Studio 4
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-05
    • 文件大小:1.6kb
    • 提供者:wildsurf
  1. DAQ

    0下载:
  2. Data aquisition system using atmega 32
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:chatak
  1. 2

    0下载:
  2. 什么是索引顶点呢?上次我们讲的渲染是直接把所有顶点的数据按顺序放到顶点缓冲中,然后每次取3个点的数据出来渲染成一个三角形,但是大家有没有考虑过,在一个3D模型中一个点可能要同时处于多个三角形面上,如果直接把顶点数据放进缓冲区,那么重复的顶点就会占用多余的内存。   怎么解决这个问题呢?   答案就是我们今天的主题--索引顶点! -ok
  3. 所属分类:3D Graphic

    • 发布日期:2017-04-08
    • 文件大小:1.6kb
    • 提供者:xugan
  1. VGA

    0下载:
  2. 基于VHDL语言的VGA显示控制程序,可以在1440x900分辨率的显示器上显示-Based on VHDL VGA display control program in 1440x900 resolution display on the monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.6kb
    • 提供者:王雷
  1. TLV2543___3

    0下载:
  2. TI的12位多通道串行ADC,源码如下: -TI 12-bit multi-channel serial ADC, source code is as follows:
  3. 所属分类:DSP program

    • 发布日期:2017-04-08
    • 文件大小:1.6kb
    • 提供者:李会
  1. three-value

    0下载:
  2. 三个数值的交换,输入三个数值,使输出数值不同。-Three values ​ ​ of the exchange, enter the three values​ ​ , the output value of different
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.6kb
    • 提供者:吳信杰
  1. lcd.ucf

    0下载:
  2. the lcd ucf file in xilinx ise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.6kb
    • 提供者:praveen j
  1. baihehua

    0下载:
  2. 图形学,百合花(十二个花瓣),winTC下运行成功。-Graphics, lilies the (Twelve petals), winTC run successfully.
  3. 所属分类:2D Graphic

    • 发布日期:2017-12-09
    • 文件大小:1.6kb
    • 提供者:万秋
  1. LED

    0下载:
  2. 用keil软件编程,实现智能LED控制,能根据光的强弱改变占空比!实现节能!-Using keil software programming, intelligent LED control, can change the duty cycle based on the strength of the light! Achieve energy!
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:luotian
  1. and_gate

    0下载:
  2. verilog code for and gate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:Nilendu Ghosal
  1. clrdepth

    0下载:
  2. Use GetObject to initialize a BITMAP structure. Look at its bmBitsPixel field to get the color depth.
  3. 所属分类:Graph Drawing

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:tuan
  1. controller

    0下载:
  2. Simple Microprocessor Design (ESD Book Chapter 3) Copyright 2001 Weijun Zhang Controller (control logic plus state register) VHDL FSM modeling- Simple Microprocessor Design (ESD Book Chapter 3) Copyright 2001 Weijun Zhang C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.6kb
    • 提供者:mohamed
« 1 2 ... .98 .99 .00 .01 .02 22003.04 .05 .06 .07 .08 ... 199244 »
搜珍网 www.dssz.com