CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .45 .46 .47 .48 .49 22850.51 .52 .53 .54 .55 ... 199243 »
  1. cc1100t4

    1下载:
  2. cc1100发射模块汇编程序,实现了无线发射功能,希望对大家有所帮助
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.67kb
    • 提供者:lili
  1. lcdin4bit

    0下载:
  2. these files are useful for lcd initializations in 4 bit operation.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:chaitanya
  1. fpga_mcu_communication

    1下载:
  2. 本压缩文件是51单片机与Altera_Cyclone fpga串口通信程序,经过硬件实际测试验证可用。-This compressed file is 51 and Altera_Cyclone fpga serial communication program, available through the actual test hardware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.67kb
    • 提供者:肖康
  1. lut_core

    0下载:
  2. LUT core in VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.67kb
    • 提供者:xyz002
  1. 3DS-file-introduce

    0下载:
  2. 3DS file format introduce.
  3. 所属分类:3D Graphic

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:huyoo.yeung
  1. freq

    0下载:
  2. 基于FPGA实现的频率计,希望对大家有所作用。-FPGA-based implementation of the frequency meter, and I hope you all have a role.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:lin fenbin
  1. s

    0下载:
  2. counter confn dlatch dreg parity srlatch 源代码-counter confn dlatch dreg parity srlatch source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:jj
  1. ad9957-verilog

    2下载:
  2. 正交调制芯片,.v文件,但是没有说明文件,只能作为参考-Quadrature modulation chip,. V file, but no documentation, only as a reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.67kb
    • 提供者:张路平
  1. code

    0下载:
  2. 把MII接口接收的4比特并行数据转换为8比特的并行数据输出。-convert 4 bit data to 8 bit data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:李娜
  1. IR_trans_rec

    0下载:
  2. MCU with IR transmitter and receiver source code ...
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:mohammed
  1. rms_mean_measure

    0下载:
  2. Measurement of RMS and Mean value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:Alex
  1. swfsm

    0下载:
  2. stopwatch的FSM状态机的代码,可供初学者学习参考如何编写状态机-the finite state machine vhdl code for the simple stopwatch file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:Echo Li
« 1 2 ... .45 .46 .47 .48 .49 22850.51 .52 .53 .54 .55 ... 199243 »
搜珍网 www.dssz.com

浏览历史记录

关闭