资源列表
teamleaf
- c语言实现的多边形填充算法，已经调试，可以正确运行
10fenpingqi
- 1、分别用IF语句和CASE语句设设计一个10分频器。 2、设计一个24进制加法计数器。 3、设计一个有使能端控制的4位减法计数器。 4、用case语句设计一个3-8译码电路 5、用CASE语句设计一个共阳极的七段译码电路。 6、已知输入信号为6MHZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 7、已知输入信号为9HZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 -1, respectively, with
TemplateMatching
- TemplateMatching-SAD, SSD, Correlation method function
dianzishizhong
- 数码管显示简易电子时钟，分调整，时调整。0-Simple electronic digital display clock, points adjustment, adjust
timer
- 基于vhdl的单片机最小系统定时器模块。Timer模块-Timer Module
i2c_hcs12
- I2C Driver for Freescale HCS12(x) Microprocessors
240320-ILI9325
- 240320触摸屏液晶ILI9325驱动程序-240320 touch screen LCD ILI9325 driver
Shellexample
- Shell举例用Shell编程，判断一文件是不是字符设备文件-Shell example
red-c-code1602LED
- STC89c52 的红外解码程序，STC配套的程序。-STC89c52 infrared decoding procedures STC supporting program.
verilog-hdl
- 本设计是以四路抢答为基本概念。从实际应用出发,利用电子设计自动化( EDA)技术,用可编程逻辑器件设计具有扩充功能的抢答器。它以Verilog HDL硬件描述语言作为平台，结合动手实验而完成的-The design is based on four basic concepts answer. From the practical application, the use of electronic design automation (EDA) technology, using a prog
sync_module
- fpga 关于verliog vga 7123的程序代码
AsynCFIFO
- 跨时钟域，异步的FIFO，利用指针移动，数据不移动，通过两级锁存消除跨时钟域的信号竞争-Cross clock domains and asynchronous FIFO, use the pointer to move, do not move the data, eliminating cross clock domain signal through a two-stage competition latch