资源列表
减法计数器
- EDA常用计数函数VHDL程序设计，减法计数器：可预置数：-common counting function EDA VHDL programming, subtraction counter : Preset :
MYCLOCK
- 简单的LED时钟程序,3个控制键,分别控制加,减和功能mode-LED Clock simple procedures, three control keys, respectively, increase control, reduce and function mode
fpga_A
- vhdl code for card pci to fpga
LCDdriver12864
- 12864液晶驱动程序 12864液晶驱动程序-LCD driver 12864 12864 12864 LCD driver LCD driver
EMI_check
- 脉冲检测源码，按文件内注释使用，小于设置的脉冲被检测出来-Pulse detection source, according to the paper notes used to set the pulse is less than the detected
cpu16
- 对于初学者比较好的另一种简单的16位 CPU 本人的心血结晶-Good alternative for beginners a simple 16-bit CPU' s own brainchild
F34x_Watchdog
- 主程序初始化端口、系统频率和PCA，然后核实是否由于看门狗引起的复位-Main port initialization, the system frequency and PCA, and then verify whether the reset caused by watchdog
LCM2401281
- 北京青云创新科技发展有限公司的LCM2401281图形点阵C测试程序。-Beijing Qingyun Innovation and Technology Development Co., Ltd. LCM2401281 dot matrix C test program.
ddr_sdram
- 对ddrsdram操作，用VHDL语言实现，read，write的接口电路控制-Erase operation to read and write on the ddrsdram
usb_device
- verilog 的USB 设备访问程序，已经验证-verilog for usb device
capture
- 本次实验，使用TIM4产生一个1K的频率输出，用TIM1进行捕获。并测出频率计算 TIM1 的时基单元配置：关于TIM1的时基设置问题前文已经讨论过了。这里只有一点需要明确的，就是为了尽量减少更新事件，将TIM_Period设置到最大即0xFFFF。定时器时钟设置成2M，这样定时器的更新频率就是30Hz，不会造成两次捕获之间产生多次更新。-his experiment, using the TIM4 produce a 1 k frequency output, using TIM1 cap
shengrikuaile-
- 在51单片机上循环播放祝你生日快乐的音乐程序源代码-On the 51 single chip microcomputer looping music program source code, I wish you a happy birthday