CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .90 .91 .92 .93 .94 173095.96 .97 .98 .99 .00 ... 199244 »
  1. usefulcode6

    0下载:
  2. 用MATLAB写的图形应用的实例程序6,很有用哦,-write MATLAB graphics application procedures examples 6 and useful Oh,
  3. 所属分类:绘图程序

    • 发布日期:2008-10-13
    • 文件大小:1.95kb
    • 提供者:张帅勇
  1. test_nandflash

    0下载:
  2. test_nandflash.c -- test nandflash id-test_nandflash.c -- id test nandflash
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.95kb
    • 提供者:林利弘
  1. pa2

    0下载:
  2. using C++ to build AVL tree and functions
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1.95kb
    • 提供者:leo
  1. DATAROM

    0下载:
  2. vhdl程序 vhdl程序 vhdl程序 vhdl程序 -vhdl procedure vhdl procedure vhdl procedure vhdl procedure vhdl procedure vhdl procedure vhdl procedure vhdl procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.95kb
    • 提供者:liyang
  1. WRCTRL

    0下载:
  2. this VHDL Program get a 64 bit data and send it to a SDRAM-controller block to write into SDRAM and then get a 64bits data from SDR-block
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.95kb
    • 提供者:Taher Aghazadeh
  1. autoshop

    0下载:
  2. 一个简单的自动售货机的程序,20种商品,2种价格。-A simple procedure for vending machines, 20 kinds of commodities, two kinds of prices.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.95kb
    • 提供者:xixi
  1. sqrt

    0下载:
  2. This zip file contains the verilog source code for square root calculation and its test bench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.95kb
    • 提供者:Jaganathan
  1. BmpDecoder

    0下载:
  2. 适用于Altera FPGA Nios II平台uClinux OpenCV之BmpDecoder的源码-Souce code of BmpDecoder for Altera FPGA Nios II uClinux OpenCV
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.95kb
    • 提供者:岳弘达
  1. Lab03

    0下载:
  2. 基于verilog的quartus仿真流水灯编码译码传输控制-Quartus verilog simulation based on the water light transmission control codec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.95kb
    • 提供者:吴进强
  1. clock

    0下载:
  2. verilog写的时钟程序,带有校时和闹铃功能-clock program written with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.95kb
    • 提供者:iweimo
  1. vhdl

    0下载:
  2. 用VHDL实现加法 使用最小的计算时间以及最小的运算空间-Addition to the minimum computation time and minimal operator space using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.95kb
    • 提供者:xuxiaodong
  1. 3B

    0下载:
  2. 编写程序实现画出三次B样条曲线的动画。 -YES,IT IS THIS.OH YEAH
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-13
    • 文件大小:1.95kb
    • 提供者:刘鑫珂
« 1 2 ... .90 .91 .92 .93 .94 173095.96 .97 .98 .99 .00 ... 199244 »
搜珍网 www.dssz.com