CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .20 .21 .22 .23 .24 182425.26 .27 .28 .29 .30 ... 199244 »
  1. FIR4

    1下载:
  2. 此汇编程序是设计FIR滤波器的DSP设计与应用。
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1.27kb
    • 提供者:陈荧
  1. TEST5

    0下载:
  2. 这个是秒表的程序,很简单,不要取笑,多多交流了-This is a stopwatch procedures, is very simple, do not make fun of, a lot of exchange of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.27kb
    • 提供者:chen
  1. realFFT-huangjun86

    0下载:
  2. 数字信号处理中的实序列的快速傅里叶变换的实现,经典数字信号处理算法。-Digital signal processing in the sequence is the realization of fast Fourier transform, classical digital signal processing algorithms.
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:1.27kb
    • 提供者:黄珺
  1. ds18b20-vhdl

    0下载:
  2. vhdl写的ds18b20程序,相互交流-vhdl written ds18b20 procedures, mutual exchange
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.27kb
    • 提供者:yudezhao
  1. awgn

    3下载:
  2. 高斯白噪声的VHDL实现。伪随机序列只能输出均匀噪声,需要打乱相关性。-awgn in vhdl
  3. 所属分类:VHDL编程

    • 发布日期:2013-03-18
    • 文件大小:1.27kb
    • 提供者:terry.ding
  1. vga

    0下载:
  2. SPARTAN3AN VGA test it s for starters to get the idea about how to use vga port on spartan3an kit. in this code , first 50mhz clock used to create a 25 mhz clock to use in vga snchronization . then a simple window is created on the screen -SPARTA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.27kb
    • 提供者:gasd
  1. alu-4bit

    0下载:
  2. alu包含各种运算功能,有点事现对于其他的程序,面积较小-it has a smaller square compared with othe program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.27kb
    • 提供者:谌敏飞
  1. C51-6CHPNRF24L01

    0下载:
  2. C51 nRF24L01 实现6通道遥控发送代码-C51 nRF24L01 realization of 6 channel remote sending code
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1.27kb
    • 提供者:jessy
  1. DMX512-TEST-PROGRAM

    0下载:
  2. DMX512测试解码程序,用于LED控制器,芯片采用ST12C2052-DMX512 test program
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.27kb
    • 提供者:chengwu
  1. 31-x-8-ROM-master

    0下载:
  2. Verilog module for a ROM. The rom needs to be able to hold 32 unsigned Integers each 8 Bits. Thus it must have32 address lines.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.27kb
    • 提供者:小海豚
  1. main

    0下载:
  2. lpc11796 I2C 调试例程,实现I2C收发 有详细备注-I2C lpc11796 debugging routines to achieve I2C transceiver with detailed notes
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.27kb
    • 提供者:Rzh
  1. memory

    0下载:
  2. Simple Microprocessor Design memory 256*16 8 bit address 16 bit data memory.vhd- Simple Microprocessor Design memory 256*16 8 bit address 16 bit data memory.vhd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.27kb
    • 提供者:mohamed
« 1 2 ... .20 .21 .22 .23 .24 182425.26 .27 .28 .29 .30 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭