CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .37 .38 .39 .40 .41 183042.43 .44 .45 .46 .47 ... 199244 »
  1. v_fr

    0下载:
  2. 利用C语言拟合的自由曲线,将12个点以x坐标从小到大,将这12个点以3个点为一组,以二次函数曲线为一来拟合自由曲线。-C language of freedom curve fitting, 12 points to x coordinates from small to large, these 12 points to three points for a group to a quadratic function of a curve to curve fitting freedom.
  3. 所属分类:绘图程序

    • 发布日期:2008-10-13
    • 文件大小:1.23kb
    • 提供者:vincent
  1. 12C887

    0下载:
  2. 12887shizhongde 驱动大家好好学习 网名共同进步 123456789 一定可以成功的
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.23kb
    • 提供者:zhanghu
  1. 3d

    0下载:
  2. C语言编写的 3D立体图片生成代码,可以让你理解如何自己构建3D立体图片,还有原理.-C language, 3D three-dimensional images generated code, can let you understand how to build their own 3D three-dimensional images, as well as principle.
  3. 所属分类:3D Graphic

    • 发布日期:2017-04-10
    • 文件大小:1.23kb
    • 提供者:侯欣杰
  1. code_lock

    0下载:
  2. 密码锁,内部有密码的初始输入与设置密码,还有密码的鉴定.-Lock, internal code of the initial input and set the password, as well as the identification code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.23kb
    • 提供者:一方通行
  1. uart

    0下载:
  2. 用veriolg 语言编写的串口通讯程序,通过FPGA控制串口的通讯。-a veriog program completed on FPGA to contrlo a uart to communicaton with a computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.23kb
    • 提供者:dujuan
  1. dac

    0下载:
  2. Delta sigma DAC for use in FPGA includes Testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.23kb
    • 提供者:srt
  1. clock

    0下载:
  2. 采用FPGA实现数字钟功能,包括调时调分整点报时等功能。-FPGA Implementation of a digital clock function, including the tune when the tune points the whole point timekeeping functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.23kb
    • 提供者:
  1. dac_test

    0下载:
  2. DAC_TLC5620测试模块,verilog语言-module of texting DAC_TLC5620
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.23kb
    • 提供者:小波
  1. matlab-stereo-disparity-map

    0下载:
  2. code is matlab code that generate stereo disparity map.
  3. 所属分类:3D Graphic

    • 发布日期:2017-03-29
    • 文件大小:1.23kb
    • 提供者:kim ji hun
  1. 3D_GO

    0下载:
  2. 3D 围棋,编写代码短,反应速度快,程序运行稳定,三维界面效果好!-3D GO, write a short code, fast response and stable operation of the program, the effect of three-dimensional interface.
  3. 所属分类:3D Graphic

    • 发布日期:2017-04-10
    • 文件大小:1.23kb
    • 提供者:海波
  1. vga

    0下载:
  2. FPGA board universal VGA block
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.23kb
    • 提供者:taldarin
  1. equalizer

    0下载:
  2. This the code for the channel equalizer and the test bench for this in the verilog code.-This is the code for the channel equalizer and the test bench for this in the verilog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.23kb
    • 提供者:rion
« 1 2 ... .37 .38 .39 .40 .41 183042.43 .44 .45 .46 .47 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭